• 전기전자학회논문지
• /
• 제24권4호
• /
• pp.961-968
• /
• 2020

타원곡선 암호에 필수적으로 사용되는 모듈러 곱셈의 고성능 하드웨어 설계에 대해 기술한다. 본 논문의 모듈러 곱셈기는 NIST FIPS 186-2에 정의된 소수체 상의 5가지 체 크기(192, 224, 256, 384, 521 비트)의 모듈러 곱셈을 지원하며, 정수 곱셈과 축약의 두 단계 과정으로 모듈러 곱셈을 연산한다. 고속 정수 곱셈을 위해 카라추바-오프만 곱셈 알고리듬이 사용되었고, 축약 연산을 위해 Lazy 축약 알고리듬이 사용되었다. 또한, Lazy 축약에 포함된 나눗셈 연산을 위해 Nikhilam 나눗셈 알고리듬이 사용되었으며, 나눗셈 연산은 주어진 모듈러 값에 대해 처음 한 번만 연산되고, 모듈로 값이 고정된 상태로 연속적인 모듈러 곱셈이 수행되는 경우에는 나눗셈을 거치지 않도록 하였다. 설계된 모듈러 곱셈기는 32 MHz의 클록 주파수로 동작하는 경우에 초당 640만번의 모듈러 곱셈을 연산할 수 있는 것으로 평가되었으며, 180-nm CMOS 셀 라이브러리로 합성한 결과, 67 MHz의 클록 주파수로 동작이 가능하며, 456,400 등가 게이트로 구현되었다.

• 한국정보통신학회논문지
• /
• 제25권4호
• /
• pp.588-594
• /
• 2021

미국 국가안보국에서 개발된 경량 블록암호 SIMON은 하드웨어 구현에 최적화 된 블록암호 군으로서, 여러 환경에서 효율적으로 동작할 수 있도록 많은 입·출력 규격을 제공한다. 블록암호 카운터 운용모드는 블록암호의 입력 규격보다 더 큰 평문을 암호화할 수 있도록 제공되는 운용모드 중 하나이다. 카운터 운용모드는 입력 값으로 상수 값인 논스와 블록의 번호인 카운터를 사용한다. 이때 논스 부분은 모든 블록이 동일하기 때문에, 다른 상수 값과 연산한다면 항상 동일한 연산 결과를 가진다. 이 특징을 활용한다면 일부 값을 사전 연산하여 라운드 함수의 일부분을 생략하는 것이 가능하다. 일반적인 상황에서 SIMON의 입력 값은 카운터에 영향을 받으나, 8-bit 환경에서는 8-bit 단위로 연산이 되기에 고속 구현이 가능한 부분이 존재한다. 따라서 본 논문에서는 연산 생략이 가능한 지점을 중점적으로 확인하고 기존 SIMON 구현물과 성능 비교를 통해 제안하는 기법의 우수성을 확인한다.

• 정보보호학회논문지
• /
• 제18권3호
• /
• pp.33-44
• /
• 2008

페어링 기반의 암호시스템의 효율성은 페어링 연산의 효율성에 기반하며 페어링 연산은 유한체 GF$(3^m)$에서 많이 고려된다. 또한 페어링의 고속연산을 위하여 삼항 기약다항식을 고려하며 이를 기반으로 하는 하드웨어 설계방법에 대한 연구가 활발히 진행되고 있다. 본 논문에서는 기존의 GF(3) 연산보다 효율적인 새로운 GF(3) 덧셈 및 곱셈 방법을 제안하며 이를 기반으로 새로운 GF$(3^m)$ 덧셈-뺄셈 unified 연산기를 제안한다. 또한 삼항 기약다항식을 특징을 이용한 새로운 GF$(p^m)$ MSB-first 비트-직렬 곱셈기를 제안한다. 제안하는 MSB-first 비트-직렬 곱셈기는 기존의 MSB-first 비트-직렬 곱셈기보다 시간지연이 대략 30%감소하며 기존의 LSB-first 비트-직렬 곱셈기보다 절반의 레지스터를 사용하여 효율적이며, 제안하는 곱셈 방법은 삼항 기약다항식을 사용하는 모든 유한체에 적용가능하다.

• 정보보호학회논문지
• /
• 제18권6A호
• /
• pp.39-49
• /
• 2008

AES와 ARIA 블록암호 알고리즘은 각각 미국과 한국의 차세대 표준 블록암호 알고리즘으로 각광받고 있으며, 스마트 카드, 전자여권 등 기밀성이 요구되는 다양한 정보보호 분야에서 활용되고 있다. 본 논문에서는 최초로 AES와 ARIA의 효율적인 통합 하드웨어 연산기를 제안하고 0.25um CMOS 공정으로 구현한 결과를 제시한다. AES와 ARIA에 적용할 수 있는 확장 유한체 방식의 공통 S-box를 설계하고, 두 알고리즘의 확산 함수에서 공통항을 축출하여, 19,056 게이트 카운트의 소형 크기를 가지는 연산기를 설계하였다. 본 논문에서 제안하는 연산기는 AES와 ARIA의 개별 소형 연산기를 설계하는 방식에 비해 32% 감소된 크기를 가진다. 또한 제안하는 연산기는 128비트 한 블록에 대한 AES 암호화에는 11 클록 사이클, ARIA 암호화에는 16 클록 사이클을 사용하며, 이는 각각 1,047Mbps와 720Mbps의 성능을 나타난다.

• 정보보호학회논문지
• /
• 제5권1호
• /
• pp.17-24
• /
• 1995

타원 곡선을 사용한 암호 시스템은 안전도가 높고 smart card에 응용할 수 있지만 타원 곡선에서의 연산이 유한체에서의 연산보다 느리기 때문에 실용화를 위해서는 타원 곡선위에서 고속 연산 기법, 고속 반복 연산 기법이 개발되어야 한다. 1991년 Koblitz는 Frobenious map의 trace Tr(${\varphi}$)가 1인 anomalous 타원 곡선을 제안하였고, 이 곡선의 사용으로 타원 곡선위의 한 점 P를 반복 더하는 mP를 효과적으로 계산할 수 있었다. 본 논문에서는 사전 계산을 할 경우 Koblitz의 $F_2$ 위에서의 anomalous 타원 곡선과 같이 보통의 반복 연산 방법(repeated-doubling method)보다 3배 빨리 mP를 계산할 수 있는 유한체 $F_4$위에서 정의된 타원 곡선을 제안한다. 사전 계산을 하지 않는 경우 제안된 타원곡선 위에서는 mP 계산시 가장 많은 더하기 횟수는 ${\frac{3}{2}}log_2m$+1번이다.

• 예술인문사회 융합 멀티미디어 논문지
• /
• 제7권10호
• /
• pp.935-943
• /
• 2017

많은 양의 데이터 기반으로 학습하는 neural network 중 이미지 분류나 음성 인식 등에 사용되어 지고 있는 CNN(Convolution neural network)는 현재까지도 우수한 성능을 가진 구조로 계속적으로 발전되고 있다. 제한된 자원을 가진 임베디드 시스템에서 활용하기에는 많은 어려움이 있다. 그래서 미리 학습된 가중치를 사용하지만 여전히 한계점이 있기 때문에 이를 해결하기 위해 GPU의 범용 연산을 위해서 사용하는 GP-GPU(General-Purpose computing on Graphics Processing Units)를 활용하는 추세다. CNN은 단순하고 반복적인 연산을 수행하기 때문에 SIMT(Single Instruction Multiple Thread)기반의 GPGPU에서 스레드 할당과 활용 방법에 따라 연산 속도가 많이 달라진다. 스레드로 Convolution 연산과 Pooling 연산을 수행할 때 쉬어야 하는 스레드가 발생하는 데 이러한 문제를 해결하기 위해 남은 스레드가 다음 피쳐맵과 커널 계산에 활용되는 방법을 사용함으로써 연산 속도를 증가시켰다.

• 한국정보처리학회논문지
• /
• 제2권6호
• /
• pp.831-838
• /
• 1995

움직이는 3차원 물체를 화면상에 디스플레이하기 위해서는 많은 기하학적 연산을 필요로 하는데 CAD나 애니메이션 응용에서는 가능한한 빠른 속도로 변환을 수행하는 것이 중요한 문제이다. 8진트리로 표현된 3차원 영상의 기하학적 변환을 수행하기 위한 기존의 방법은 8진트리의 모든 노드에 변환 행렬연산을 적용함으로써 가능하였다. 본 논문에서는 8진트리로 표현된 3차원 영상의 기하학적 변환을 효율적으로 수행하기 위하여 8진트리의 각 노드에 기본벡터를 이용하여 직각좌표로 변환시키는 효율적인 방법을 제안한다. 본 논문의 공식을 이용하면 기하학적변환을 위한 행렬 연산을 기본 벡터에만 적용하면 되고, 덧셈과 2의 지수에 의한 곱셈 연산만이 소요된다.

• 한국정보과학회논문지:소프트웨어및응용
• /
• 제37권7호
• /
• pp.584-589
• /
• 2010

시계열 패턴 인식에 일반적으로 많이 사용되는 동적인 타임 워핑 알고리즘은 대부분의 연산시간을 상관표를 작성하는데 소비한다. 그리고 이 연산시간을 줄이고자 전역 경로 제약조건을 설정하여 연산범위에 제한을 두는데, 이것은 패턴의 내용을 고려하지 않은 시간축에 의한 제한이다. 따라서 본 논문에서는 패턴의 형태에 따라 적응적으로 전역 경로 제약조건을 설정하여 보다 효율적으로 패턴인식을 수행하는 분기 한정적인 동적 타임 워핑 알고리즘을 제안한다. 제안된 방법의 성능 평가를 위한 실험에서는 분기 한정적인 동적 타임 워핑 알고리즘이 기존의 동적 타임 워핑 방법과 경로 거리는 유사하면서 연산 시간이 보다 개선되었음을 확인할 수 있었다.

• 정보보호학회논문지
• /
• 제27권4호
• /
• pp.943-949
• /
• 2017

경량 사물인터넷 디바이스 상에서의 암호화 구현은 정확하고 빠르게 연산을 수행하여 서비스의 가용성을 높이는 것이 중요하다. 하지만 공격자가 해당 경량 디바이스 상에서 수행되는 연산 특징을 분석하여 비밀정보를 추출해 낼 경우 사용자의 비밀번호가 공격자에게 쉽게 노출될 수 있는 문제점을 가지고 있다. 특히 최신 ARM Cortex-M3의 경우 곱셈연산이 입력의 크기에 따라 수행 속도가 달라지는 취약점을 가지고 있다. 본 논문에서는 지금까지 제안된 안전한 곱셈 구현기법의 장단점을 분석하고 더 나아가 최신 곱셈기법을 최적화하는 방안에 대해 확인해 본다. 제안된 기법은 기존 방식의 속도를 최대 28.4% 향상시킨다.

• 한국정보과학회논문지:시스템및이론
• /
• 제28권10호
• /
• pp.530-540
• /
• 2001

이동용 응용프로그램이 요구하는 계산량이 늘어남에 따라 많은 이동용 컴퓨터시스템이 성능을 높이기위해 VLIW 프로세서를 사용하여 설계되고 있다. VLIW 구조에서는 하나의 명령어(instruction)가 여러개의 연산(operation)을 가지고 있는데, 이들이 명령어안에서 어떻게 배치되는냐에 따라 명령어 추출(fetch)시의전력 소모가 큰 차이를 보인다. 본 논문에서는 저전력 VLIW 명령어 추출을 위해 컴파일어의 후단계로 사용되는 최적의 연산 재배치 기법을 제시한다. 제안된 방법은 연속적인 명령어 추출시의 스위칭 활동(switching activity)이 최소화가 되도록 연산의 순서를 수정한다. 벤치마크 프로그램에 대해 실험해 본 결과, 제안된 기법을 사용하여 명령어를 재배치하는 경우 명령어 추출시 스위칭 활동이 평균적으로 약 34%줄어듬을 확인하였다.