• 한국정보과학회논문지:데이타베이스
• /
• 제37권3호
• /
• pp.171-175
• /
• 2010

본 논문에서는 RFID 전자태그에 부착된 메모리의 정보를 접근할 때 발생하는 태그 연산 실행의 불완전성에 따른 태그 데이터의 불일치 문제를 분석하고, 이를 해결하기 위한 프로토콜을 제안한다. 수동형 RFID 태그는 통신의 불확실성과 단절성으로 인해 태그 메모리 접근연산의 완전한 실행을 보장하지 못하므로, 불완전하게 실행된 연산으로 인해 태그 데이터의 비일관성을 초래하는 문제가 발생한다. 본 논문에서는 태그 접근의 일관성을 유지하면서 불완전 연산의 실행을 완료시키기 위한 동시성 제어 프로토콜을 제안한다. 이 프로토콜은 불완전 실행된 연산의 대상태그를 연속질의로 정의하고 태그의 인식을 모니터링 함으로써 다른 연산들에 의한 불확실 데이타의 접근을 차단하고, 재수행을 통해 불완전하게 실행된 연산의 수행을 완료시킨다. 또한, 증명을 통해 제안한 프로토콜의 정확성, 일관성을 입증하였으며, 실험을 통해 본 프로토콜이 기존의 일관성 유지기법보다 좋은 성능을 나타냄을 보였다.

• 한국컴퓨터정보학회논문지
• /
• 제11권3호
• /
• pp.141-149
• /
• 2006

본 논문에서는 회로 설계 소프트웨어에서 사용되는 primal-dual 최적화 문제의 해를 구하기 위해 필요한 삼중 행렬 곱셈 연산 ($P=AHA^{t}$)의 성능 개선에 관하여 연구하였다. 이를 위하여 삼중 행렬 곱셈 연산의 속도를 개선하기 위하여 기존의 2단계 연산 방법을 대신하여 1단계 연산 방법을 제안하고 성능을 분석하였다. 제안된 방법은 희소 행렬 H의 블록 대각 구조의 특성을 이용하여 부동 소숫점 연산량을 감소시킴으로써 성능 개선을 이루었으며 더불어 메모리 사용량도 기존 방법에 비하여 50% 이하로 감소하였다. 그 결과 Intel Itanium II 플랫폼에서 기존 2단계 연산 방법과 비교하여 속도 면에서 주어진 실험 데이터 집합에 대하여 평균 2.04 의 speedup을 얻었다. 또한 본 논문에서는 플랫폼의 메모리 지연량과 예측된 캐쉬 미스율을 이용한 성능 모델링을 통하여 이와 같은 성능 개선 수치의 가능 범위를 보이고 실측된 성능개선을 평가하였다. 이와 같은 연구는 희소 행렬의 성능 개선 연구를 기본 연산이 아닌 복합 연산에 적용하는 연구로써 큰 의미가 있다.

• 정보보호학회논문지
• /
• 제33권2호
• /
• pp.183-191
• /
• 2023

암호 알고리즘은 많은 연산 자원을 요구하며 복잡한 수학적 원리를 통해 보안성을 가진다. 하지만 대부분의 사물인터넷 기기는 가용 자원이 한정적이며 그에 따라 연산 성능이 부족하다. 따라서 연산량을 적게 사용하는 경량암호가 등장하였다. 미국 국립표준기술연구소는 경량암호 표준화 공모전을 개최하여 경량암호의 원활한 보급을 꾀했다. 공모전의 알고리즘 중 하나인 TinyJAMBU는 순열 기반의 알고리즘이다. TinyJAMBU는 키 스케줄을 거치지 않는 대신 많은 순열 연산을 반복하며, 이때 시프트 연산이 주로 사용된다. 본 논문에서는 8-bit AVR 프로세서상에서 경량암호 TinyJAMBU를 고속 최적 구현하였다. 제안 기법은 시프트 연산을 반대 방향으로 하여 시프트 횟수를 최소화한 리버스 시프트 기법과 키와 논스가 고정인 환경에서 일부 연산을 사전 연산한 기법이다. 제안 기법은 순열연산에서 최대 7.03배, TinyJAMBU 알고리즘에 적용 시 최대 5.87배 성능 향상을 보였다. 키와 논스가 고정인 환경에서는 TinyJAMBU의 알고리즘이 최대 9.19배만큼 성능이 향상되었다.

• 한국전자통신학회논문지
• /
• 제19권2호
• /
• pp.417-426
• /
• 2024

일반적으로 머신러닝을 수행하기 위해서는 딥러닝 모델에 대한 사전 지식과 경험이 필요하고, 데이터를 연산하기 위해 고성능 하드웨어와 많은 시간이 필요하게 된다. 이러한 이유로 머신러닝은 임베디드 프로세서에서 실행하기에는 많은 제약이 있다.본 논문에서는 이러한 문제를 해결하기 위해 머신러닝의 과정 중 콘볼루션 연산(Convolution operation)에 유전 알고리즘을 적용하여 선택적 콘볼루션 연산(Selective convolution operation)과 학습 방법을 제안한다. 선택적 콘볼루션 연산에서는 유전 알고리즘에 의해 추출된 픽셀에 대해서만 콘볼루션을 수행하는 방식이다. 이 방식은 유전 알고리즘에서 지정한 비율만큼 픽셀을 선택하여 연산하는 방식으로 연산량을 지정된 비율만큼 줄일 수 있다. 본 논문에서는 유전 알고리즘을 적용한 머신러닝 연산의 심화학습을 진행하여 해당 세대의 적합도가 목표치에 도달하는지 확인하고 기존 방식의 연산량과 비교한다. 적합도가 충분히 수렴할 수 있도록 세대를 반복하여 학습하고, 적합도가 높은 모델을 유전 알고리즘의 교배와 돌연변이를 통해 다음 세대의 연산에 활용한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2013년도 춘계학술발표대회
• /
• pp.71-72
• /
• 2013

최근 연구 개발되고 있는 스토리지 클래스 메모리는 정체되어 있는 스토리지와 DRAM 산업에 큰 변화를 가져올 것으로 예상된다. 현재 컴퓨팅 환경에서 스토리지의 성능 저하요소가 큰 이슈로 야기되어지는 가운데 본 논문에서는 TPC-C 벤치마크를 이용하여 임의 쓰기와 덮어 쓰기 연산 시 발생되는 문제점들을 분석한다. 실험 결과를 통해 향후 스토리지 클래스 메모리를 활용하여 기존 쓰기 연산 시 발행 하는 문제점들을 해결할 수 있는 방안에 대해 논의 한다.

• 한국정보과학회논문지:데이타베이스
• /
• 제28권3호
• /
• pp.494-511
• /
• 2001

본 논문은 데이터베이스 관리시스템이 데이터베이스를 저장할 디스크 공간을 직접 관리하는 환경에서 데이터베이스 파일들의 삭제를 위해 미처리 연산을 정확하고 효율적으로 수행하는 기법을 제시한다. 미처리 연산의 수행과 관련하여 회복시에 회복 프로세스는 완료가 결정되었으나 아직 종료하지 않은 미종료 트랜잭션들의 아직 수행되지 않은 미처리 연산들을 식별하고 이들을 완전히 수행할 수 있어야 한다. 본 논문의 기본아이디어는 로그 파일에 기록된 로그레코드들을 분석함으로써 회복 프로세스가 그 연산들을 식별할 수 있게 하는 것이다. 이 기법은 ARIES의 트랜잭션, 퍼지 검사점, 그리고 회복의 수행을 확장한 것으로서 다음의 방법을 사용한다. 첫째, 회복시에 미종료 트랜잭션들을 식별하기 위하여, 각 트랜잭션은 트랜잭션의 완료와 미처리 연산 수행의 시작을 함께 나타내는 미처리연산수행시작('pa-start') 로그레코드를 기록한 후에 미처리 연산을 수행하며, 그리고 나서 트랜잭션 종료 로그레코드를 기록한다. 둘째. 회복시에 미종료 트랜잭션들의 미처리 연산 리스트를 복구하기 위하여, 각 트랜잭션은 미처리 연산수행시작 로그레코드에 그 트랜잭션의 미처리 연산 리스트를 수록하며 퍼지 검사점은 검사점종료 로그레코드에 완료가 결정된 트랜잭션의 미처리 연산 리스트를 수록한다. 셋째, 회복시에 다음에 수행할 미처리 연산을 식별하기 위하여, 각 트랜잭션은 미처리 연산을 수행하면서 변경하는 각 페이지에 대하여 그 페이지에 대한 재수행 정보를 기록하는 로그레코드에 다음에 수행할 미처리 연산의 식별 정보를 함께 수록한다.

• 한국정보통신학회논문지
• /
• 제17권5호
• /
• pp.1203-1212
• /
• 2013

본 논문에서는 HEVC 복호기내 화면내 예측의 연산 복잡도를 감소시키기 위해 공유 연산기, 공통 연산기, 고속 smoothing 결정 알고리즘, 고속 필터계수 생성 알고리즘을 적용한 하드웨어 구조를 제안한다. 공유 연산기는 공통수식을 공유하여 smoothing 과정의 연산 중복성을 제거하고, DC모드의 평균값을 미리 계산하여 수행 사이클 수를 감소시킨다. 공통 연산기는 모든 예측모드의 예측픽셀 생성과 필터링 과정을 하나의 연산기로 처리하기 때문에 연산기의 개수를 감소시킨다. 고속 smoothing 결정 알고리즘은 비트 비교기만을 사용하고, 고속 필터계수 생성 알고리즘은 곱셈연산 대신 LUT를 사용하여 연산 개수, 하드웨어 면적과 처리 시간을 감소시킨다. 또한 제안하는 구조는 2개의 공유 연산기와 8개의 공통 연산기를 사용하여 병렬처리함으로써 화면내 예측의 수행 사이클 수를 감소시킨다. 제안하는 구조를 TSMC 0.13um CMOS 공정 라이브러리를 이용하여 합성한 결과 게이트 수는 40.5k, 최대 동작 주파수는 164MHz이다. HEVC 참조 소프트웨어 HM 7.1에서 추출한 데이터를 이용하여 성능을 측정한 결과 제안하는 구조의 수행 사이클 수가 기존 구조 대비 93.7% 감소하였다.

• 한국통신학회논문지
• /
• 제25권8A호
• /
• pp.1231-1237
• /
• 2000

DMT기반 VDSL 시스템에서 채널의 주파수 특성에 따라 각 부채널에 각기 다른 비트를 할당하는 "Bit allocation algorithm"은 DMT기반 시스템의 초기화 과정에 필수적으로 사용되며 초기화 시간을 단축하기위해 이알고리즘의 고속화가 필요하다 기존의 알고리즘인 Chow Campello가제시한 알고리즘들은 ADSL과 같이 부채널수가 적은 응용분야에서는 적용 가능했으나 부채널 수가 ADSL의 16배에 이르는 VDSL과 같은 경우에는 계산량이 과다하기 때문에 실시간 적용이 어렵다. 본 논문에서는 수신단에서 계산된 SNR을 미리 계산된 기준 SNR 값과 비교하는 방법을 이용하여 계산량을 줄인 새로운 비트 할당 알고리즘을 제시한다. 제안된 알고리즘은 기존 알고리즘에서 N.log2N의 연산이 필요한 SNR을 내림차순으로 분류하는 과정을 없앴고 log2 연산 덧셈 및 나눗셈의 연산을 단순한 비교 연산으로 대체함으로서 보다 고속으로 각 부채널에 할당할 비트 수를 계산할수 있다 그리고 제안된 고속 알고리즘을 VDSL 시스템에 적용한 결과 기존의 알고리즘인 Chow 알고리즘과 동일한 성능을 보임을 확이하였다.보임을 확이하였다.

• 한국컴퓨터정보학회논문지
• /
• 제6권2호
• /
• pp.27-33
• /
• 2001

본 논문에서는 ARIES를 기반으로 하는 ARIES/SR이라 명명된 간단하고 효과적인 회복 기법을 제안한다. ARIES는 거래가 완료되었거나 완료되지 않았거나 관계없이 모든 거래에 의해 수행된 갱신 연산에 대해 재수행을 수행한다. 따라서 시스템 고장 후 회복시 큰 부담이 존재한다. 따라서 이러한 부담을 줄이기 위해 ARIES/SR이란 새로운 회복기법을 제안한다. 이 기법에서는 재수행 연산을 줄이기 위해 완료된 거래에 대해서만 재수행 연산을 수행한다. 또한 미 완료된 거래에 대해 조건적인 철회를 수행함으로써 회복에 필요한 연산의 횟수를 줄일 수 있는 방법이다.

• 대한전자공학회논문지
• /
• 제9권4호
• /
• pp.7-16
• /
• 1972

고체화된 연산증폭기를 중심으로 구성한 광전측광장치를 구성하였다. 광원에 대응하여 광전자증배관에서 얻는 미소전류의 증폭과 별의 등급측정을 위한 대수변환은 동일연산증폭기의 변형으로 얻고 있다. 측정기능의 한계는 주로 증폭기입력단의 bias전류에 좌우되므로 이것은 광산증폭기의 선택상 주요기준이 될 것이다. 이러한 연산증폭기는 종래 전위계진공관 혹은 진동용량형전위계 등으로 가능하였던 각종 미소전류·전압의 증폭에 높은 신뢰성과 경제적인 증폭방식으로 적용된다.