• 한국정보처리학회논문지
• /
• 제7권6호
• /
• pp.1737-1745
• /
• 2000

지난 90년대 초반부터 시간차원을 포함하는 다차원 지리정보시스템에 대한 연구가 활발히 진행되고 있으며, 다수의 시간 지원 공간 연산과 시간지원 공간 길의어에대한 연구 결과가 발표되었다. 그러나 이들 연구들은 대부분 현재시점에 유효한 데이터를 대상으로 하는 연산에 치중하고 있으며, 과거데이터의 오류를 수정하기 위한 연산에 대한 연구는 미비하다. 본 논문에서는 시간을 지원하는 다차원 GIS의 과거 데이터에서 발생할 수 있는 오류의 수정이나, 누락된 정보를 삽입하여 과거데이터이 무결성을 유지할 수 있는 연산들을 설계하며, 설계하는 연산이 효율적으로 수행될 수 있는 새로운 데이터 모델을 개안한다.

• 한국멀티미디어학회논문지
• /
• 제12권2호
• /
• pp.165-177
• /
• 2009

센서노드(sensor node)에서의 데이터 기록을 위해 NAND 플래시 메모리 기반의 임베디드 데이터베이스 시스템이 널리 사용되고 이다. 플래시 메모리의 쓰기 및 삭제연산은 읽기 연산에 비해 시간이 많이 소모되고 기억 소자를 마모시킨다. 따라서 이러한 연산들을 줄이는 것은 데이터베이스 시스템의 성능 향상과 메모리의 수명 증대 측면에서 중요하다. 본 논문에서는 이를 위해 지연쓰기 기법을 제안한다. 이 기법은 데이터페이스 페이지의 갱신 영역을 별도의 지연쓰기 레코드로 저장하여 데이터베이스 페이지 쓰기를 줄임으로써 플래시 메모리에 대한 쓰기연산과 삭제 연산을 감소시킨다. 따라서 제안하는 기법은 데이터 기록의 비중이 높은 센서노드 데이터베이스 시스템의 성능을 높이고 플래시 메모리의 수명을 늘리게 된다.

• 전기전자학회논문지
• /
• 제3권2호
• /
• pp.276-284
• /
• 1999

본 논문에서는 높은 자릿수를 이용하는 고속나눗셈 연산기의 성능을 향상시키는 한 방편으로, 나눗셈 연산시에 영역변환상수를 계산하지 않고 직접 검색테이블에 저장하는 방법을 제시하고자 한다. 그리고 영역변환상수 검색테이블의 크기를 줄이기 위하여 영역변환상수의 범위를 분석하여서 검색테이블의 크기를 일차적으로 줄였고, 범위를 분석한 영역변환상수를 두 개의 검색테이블로 구성하여서 이차적으로 크기를 줄었다. 제기된 방법론은 검색테이블의 크기를 줄이면서 나눗셈 연산기의 연산순환주기를 한 단계 낮출 수 있고, 연산순환주기를 감소하기 위한 기본 자릿수 선택시에 매우 유리하기 때문에 추후 다양한 응용이 기대된다.

• 전자공학회논문지
• /
• 제54권7호
• /
• pp.12-18
• /
• 2017

본 논문은 MIMO 통신 시스템을 위한 Dijkstra 탐색 기반의 제한된 연산량을 갖는 스피어 디코딩 (sphere decoding; SD) 알고리즘을 제안하고 이에 대한 성능을 평가한다. Dijkstra 탐색 기반의 SD는 MIMO 심볼 검파 과정에서 저 복잡도로 준 최적의 에러율 성능을 달성하는 효율적인 tree 탐색 알고리즘이다. 하지만 Dijkstra 탐색 기반의 SD는 채널 환경에 따라 연산량이 가변적이고, 최악의 경우 전역 탐색의 경우에 해당하는 높은 연산량을 갖는 심각한 문제가 있다. 본 논문에서는 이러한 문제를 해결하기 위해서 연산량을 제한시킨 새로운 Dijkstra 탐색 기반의 SD 알고리즘을 제시한다. 제안된 알고리즘은 연산량이 제한되었음에도 여전히 준 최적의 에러율 성능을 달성함을 모의 실험을 통해 검증하였다.

• 한국통신학회논문지
• /
• 제34권3C호
• /
• pp.322-328
• /
• 2009

본 논문은 BER 성능을 높인 LDPC 복호를 위한 새로운 SSP 알고리즘을 제안한다. 제안하는 SSP 알고리즘은 추가적인 연산 없이 곱셈 연산과 나눗셈 연산을 덧셈 연산과 뺄셈 연산으로 대체가 가능하다. 제안하는 SSP 알고리즘은 In[tanh(x)] 함수와 $tanh^{-1}[exp(x)]$ 함수를 각각의 양자화 테이블을 사용하여 단순화하기 때문에 연산 복잡도를 줄일 수 있다. 시뮬레이션 결과 제안하는 SSP 알고리즘은 기존의 근사화 SP 알고리즘과 비교하여 BER 성능을 $0.3\;{\sim}\;0.8\;dB$ 향상시킨 것을 보여준다.

• 방송공학회논문지
• /
• 제18권5호
• /
• pp.669-679
• /
• 2013

본 논문에서는 실시간으로 스테레오 정합을 수행하기 위한 VLSI(Very Large Scale Integrated Circuit)구조를 제안한다. 스테레오 정합의 연산을 분석하여 중간 연산 결과를 재사용하여 연산량과 메모리 접근수를 최소화한다. 이러한 동작을 수행할 수 있는 스테레오 정합 연산 셀의 구조를 제안하고, 이를 병렬적으로 확장하여 탐색 범위 내의 모든 비용함수를 동시에 연산할 수 있는 하드웨어의 구조를 제안한다. 이러한 하드웨어 구조를 확장하여 2차원 영역에 대한 비용함수를 연산할 수 있는 하드웨어의 구조와 동작을 제안한다. 구현한 하드웨어는 FPGA(Field Programmable Gate Array) 환경에서 최소 250Mhz의 클록 주파수에서 동작이 가능하고, 64화소의 탐색범위를 적용한 경우에 $640{\times}480$ 스테레오 영상을 약 805fps의 성능으로 처리할 수 있다.

• 한국ITS학회 논문지
• /
• 제1권1호
• /
• pp.10-16
• /
• 2002

본 논문은 논리연산을 이용한 주행차량들의 영상분할 알고리즘을 제안하였다. 연속된 프레임 간에 XOR(Exclusive OR)연산을 행함으로써 차영상을 구하였고, Laplacian 필터링, AND 연산, 팽창(dilation)연산 등을 이용하여 주행차량들에 대해서만 에지들을 추출하고 이들을 영상분할 함으로써 기존방법에 비해 평활화 단계에서 나타날 수 있는 잡음을 제거하였고, 전처리 단계를 줄였으며, 알고리즘을 단순화 하였다 또한 분할된 영상으로부터 컬러 등 주행차량의 특징을 직접 추출 가능토록 하였다. 30fps로 90,000프레임 이상 촬영 된 주행차량들을 대상으로 제안된 알고리즘의 우수성을 보였다

• 한국정보처리학회논문지
• /
• 제2권5호
• /
• pp.634-644
• /
• 1995

본 논문에서는 세 가지 종류의 지식을 적절하게 표현하여 데이타베이스 시스템에 저장하고 이를 사용하여 질의를 의미적으로 등가이며 보다 처리 효율이 뛰어난 질의로 변환하는 기법을 제시하였다. 또한 제안된 지식을 사용하여 필수적인 성분이나 연산이 부분적으로 생략된 단순화된 질의를 완전한 질의로 변환할 수 있는 기법을 제시하여 사용자로 하여금 보다 단순화된 질의를 사용할 수 있는 환경을 제공하였다. 단순화된 질의로부터 변환과 최적화를 위해 다루는 지식은 크게 세 가지로 대별되는데, 의미적 무결성 규정과 도메인 무결성 규정을 포함하는 의미적 지식과 관계형 데이타베이스 에서의 릴레이션간의 물리적 관계를 표현하는 구조적 지식 그리고 속성의 도메인 정보 를 유지하는 도메인 정의이다. 제안된 시스템에서는 이들 지식을 사용하여 질의어의 조건 절에 있는 불필요하거나 중복적인 제한연산(restrictions)이나 조인연산(join) 을 제거하거나 다른 효율적인 연산으로의 대체, 혹은 보다 나은 효율을 위해 부가적인 제한연산이나 조인연산을 추가하여 질의 최적화를 이루게 된다.

• 한국정보처리학회논문지
• /
• 제7권1호
• /
• pp.252-265
• /
• 2000

본 논문에서는 3차원 그래픽의 처리 과정 중 부동 소수점 연산이 많은 소요되는 geometry 프로세싱 처리 방법과 계산량을 단계별로 분석하였다. 그리고, 그래픽 프로세싱의 수행 특성을 추출하여, 이에 맞는 기능 유닛을 설계하고, 데이터 처리 방안과 제안하는 geometry 프로세서의 구조를 설명한 다음, 성능을 분석하였다. 제안하는 geometry 프로세서는 부동 소수점 덧셈, 곱셈, 나눗셈 연산을 동시에 수행 가능하며, geometry 프로세싱 전 단계를 수행하는데 23.5%의 성능 향상이 있었다. 그리고, 나눗셈/제곱근 연산을 위해서 면적대 성능비가 우수한 SRT 나눗셈 연산기를 추가하여 곱셈 연산기를 이용하는 연산기보다 약 23%의 성능 향상을 이루었다.

• 전기전자학회논문지
• /
• 제19권4호
• /
• pp.590-595
• /
• 2015

본 논문은 타일 기반 레스터라이져에서 연산이 필요하지 않은 하위 계층에 대한 호출을 막아 연산의 효율을 올릴수 있는 계층 구조의 설계를 제안한다. 제안하는 계층 구조는 내외부 판정과 각 하위 계층이 가지는 타일의 최대 좌표값, 최소 좌표값을 이용하여 하위 계층을 3가지 형태로 분류한다. 각 하위 계층이 분류되는 형태에 따라 해당 계층의 연산의 필요 여부를 구분할 수 있으며 연산이 필요하지 않는 하위 계층에 대한 호출을 수행하지 않는 것으로 그래픽 처리과정의 전체 연산량을 줄일 수 있다. 제안하는 구조를 이용하여 하위 계층의 분류를 통해 그래픽 처리의 연산 시간을 줄일 수 있으며 3D 모델을 구성하는 정점의 밀집도가 클수록 높은 효율을 보인다.