• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 추계학술발표논문집 1부
• /
• pp.212-215
• /
• 2010

고속 저장 장치로 사용되는 플래시 메모리 기반의 SSD와 전통적인 HDD에 대한 기초 연구와 개선점에 대하여 논하였다. 고속 SSD는 낮은 전력소모, 빠른 데이터 읽기속도 등의 특징으로 데스크톱 및 서버용 데이터베이스의 핵심 저장 요소가 되었다. 하지만, 빠른 읽기 연산에 비하여 상대적으로 느리거나 프리징이 있는 SSD의 쓰기 연산 특성을 고려하여 HDD와 RAID에 기반을 둔 기존의 전통적인 스토리지 관리 기법을 개선할 필요가 있다. 이를 위하여, 본 논문은 전통적인 RAID-1 미러링에 기반을 둔 복합적 미러링 기법을 제안한다. 제안 기법은 SSD에서 발생 가능한 프리징 현상을 피하기 위한 쓰기-부하 밸런싱과 쓰기 지연 연산을 통하여 RAID-1 처리 성능을 개선한다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2016년도 추계학술발표대회
• /
• pp.12-15
• /
• 2016

데이터베이스 시스템의 트랜잭션 로깅이나 파일 시스템의 저널링에서 데이터 저장시 입출력 동기화(Synchronous I/O)는 올바른 프로르램 동작에 필수적이다. 하지만 입출력 동기화로 인한 프로그램의 지연 혹은 기다림은 응용 프로그램 성능의 저하를 가져온다. 본 논문에서는 차세대 저장장치인 비휘발성 메모리를 사용하여 지속성을 보장하며 쓰기 연산의 응답성을 개선하는 사용자 수준의 스토리지 모듈을 제안하고 기존의 동기화된 쓰기 연산과 성능을 비교하였다. 특히 멀티코어 환경에서 동시에 들어오는 여러 입출력 쓰기 연산 요청에 대하여 효율적으로 처리하였다.

• 한국반도체및디스플레이장비학회:학술대회논문집
• /
• 한국반도체및디스플레이장비학회 2003년도 추계학술대회 발표 논문집
• /
• pp.50-53
• /
• 2003

본 연구에서는 AD 변환기, QEP(Quadrature Encoder Pulse Circuit)등 모터 제어에 필요한 주변 소자의 디지털 제어를 통해서 AC 서보 모터의 벡터 제어를[3] 구현하고 시간 지연에 의한 노이즈를 최소화하기 위해 저 전압형 DSP인 TMP320F2812를 이용하였다. TMP320F2812는 MOS 타입으로 8 depth pipeline을 가진 Harvard bus 를 채택해서 최대 150MIPS의 고속 처리 능력을 갖고 있으며 12 비트의 AD 변환기 QEP 회로와 공간 전압 벡터 PWM을 발생시킬 수 있는 기능을 가진 모터 제어용 원칩 DSP이다 모터 제어에 필요한 주변 회로들을 내장한 DSP는 하드웨어적인 구성을 간소화시키고 이로 인한 비용 절감을 얻을 수 있다. 간단한 구조로 고속 연산을 하기 위해 TMP320F2812는 고정 소수점 연산 처리 방식[6]을 사용하게 되었다. 고정 소수점 연산 처리로 인한 오차는 각 변수에 대한 스케일링을 통해 유효 자리를 확보 하는 방법을 사용하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2003년도 봄 학술발표논문집 Vol.30 No.1 (A)
• /
• pp.737-739
• /
• 2003

최근에 이동 객체의 위치를 추적하는 기술은 여러 응용 분야에서 중요성이 증대되고 있다. 그러나 지속적으로 움직이는 이동 객체의 위치를 추적하기 위해서는 매우 많은 수의 인덱스 변경 연산을 수행하여야 하므로 R-트리와 같은 전통적인 공간 인덱스 구조로는 처리하기 어렵다. 이러한 문제를 해결하기 위하여 객체의 움직임을 간단한 선형 함수로 가정하여 색인하는 연구들이 있어왔지만, 실제 응용에서는 객체의 움직임이 매우 복잡하므로 이러한 방법을 이용하기 적합하지 않다. 본 논문에서는 복잡한 움직임을 가지는 객체를 효율적으로 색인하기 위한 R-트리의 지연 갱신 기법을 제안한다. 이 기법은 객체가 이동할 때마다 트리의 구조를 변경하지 않고, 객체가 이전에 속해 있던 R-트리의 MBR(Minimum Bounding Rectangle)을 벗어날 때만 트리의 구조를 변경하므로 R-트리의 갱신 연산 비용을 크게 줄일 수 있다. 뿐만 아니라, 기본적인 R-트리의 구조와 연산을 그대로 이용하므로 다양한 R-트리 변종 트리에서도 쉽게 적용이 가능하고, R-트리를 이용하여 이미 구축되어 있는 다양한 응용 환경에 쉽게 이용할 수 있다.

• 대한전자공학회논문지SP
• /
• 제43권1호
• /
• pp.101-108
• /
• 2006

이 논문에서는 64-Point FFT Radix-4 알고리즘을 DA(Distributed Arithmetic)연산을 이용하여 효율적으로 나비연산 구조를 설계할 수 있음을 보였다. 기존의 convolution 연산에 사용되어 왔던 DA연산이 FFT 나비연산의 트위들 계산에도 효과적으로 사용될 수 있음을 보였다. 제안된 DA 나비연산 구조를 Verilog HDL 코딩으로 구현한 결과, 기존의 승산기를 사용한 나비연산 구조와 비교하여 $61.02\%$의 cell area 감소 효과를 보였다. 또한 제안된 나비연산 구조를 파이프라인 구조에 적용하여 지연변환기와 함께 사용한 전체 64-point Radix-4 FFT 구조의 Verilog-HDL 코딩을 기존의 승산기를 사용한 구조의 코딩과 비교한 결과, $46.1\%$의 cell area 감소효과를 볼 수 있었다. 따라서 제안된 FFT 구조는 DMB용 OFDM 모뎀과 같은 큰 크기의 FFT에 효율적으로 사용될 수 있는 구조가 될 것이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제30권1호
• /
• pp.50-58
• /
• 2003

$GF(2^m)$상의 공개키 암호 시스템에서 $AB^2$ 연산은 효율적이고 기본적인 연산으로 잘 알려져 있다. 나눗셈/역원은 기본이 되는 연산으로, 내부적으로 $AB^2$ 연산을 반복적으로 수행함으로써 계산이 된다. 본 논문에서는 $GF(2^m)$상에서$AB^2$ 연산을 수행하는데 필요한 새로운 알고리즘과 그에 따른 병렬 입/출력 및 시리얼 입/출력 구조를 제안한다. 제안된 알고리즘은 최상위 비트 우선 구조를 기반으로 하고, 구조는 기존의 구조에 비해 낮은 하드웨어 복잡도와 적은 지연을 가진다 이는 역원과 나눗셈 연산을 위한 기본 구조로 사용될 수 있으며 암호 프로세서 칩 디자인의 기본 구조로 이용될 수 있고, 또한 단순성, 규칙성과 병렬성으로 인해 VLSI 구현에 적합하다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제6권3호
• /
• pp.299-310
• /
• 2000

비디오 정보를 사용자에게 서비스하기 위해서는 기존의 범용 파일 서버와는 다른 새로운 개념의 서버가 요구된다. 본 논문에서는 실시간 재생 서비스를 제공하는 개인용 VOD(Video-On-Demand) 서버를 설계하고 이를 Windows NT환경에서 구현하였음을 보인다. 제안하는 개인용 VOD 시스템은 VCR(Video Cassette Recorder) 연산의 지연시간, 사용자 접속 승인 지연시간을 줄였으며 빠른 VCR 연산으로 VOD 시스템에 접속하는 사용자에게 좀더 빠른 데이타를 전송할 수 있도록 하였다. 또한 사용자들의 접속을 원활히 하기 위하여 대화 형태의 인터페이스를 제공한다.

• 한국통신학회논문지
• /
• 제31권8B호
• /
• pp.757-763
• /
• 2006

본 논문은 중앙 집중형 무선 MAC 프로토콜의 지연을 줄이기 위해 분할 및 합병 알고리즘-SMA(split and merge algorithm)를 사용한 새로운 다중 접근 기법을 제안한다. SMA의 아이디어는 각 단말의 트래픽 양에 따라 동적으로 단말을 분할과 병합을 한다는 것이다. SMA는 단말을 몇 개의 부그룹으로 나누어 각 그룹마다 서로 다른 타임 슬롯을 할당하는 방법이다. 본 알고리즘은 경쟁구간에서 충돌해결 기법과 아울러 사용될 수 있으며, 충돌해결을 위해 분할 연산(split operation)을, 그리고 동적 그룹 관리를 위해 병합 연산(merge operation)을 사용한다. 시뮬레이션에 의하면, 지연시간, 처리율 그리고 충돌률 등의 면에서 기존의 분할(Split) 알고리즘보다 더 나은 성능을 나타낸다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제14권8호
• /
• pp.763-767
• /
• 2008

본 논문에서는 모바일 환경에서의 3D 그래픽 처리에 효과적인 고성능/저전력의 CORDIC 구조를 구성하기 위하여 각도 기반 검색(ABS)과 스케일링 효과를 고려한 검색(SCS)과 같은 두 가지 오프라인 벡터링 방법을 제안하고 이를 통해 연산의 반복횟수를 줄이는 알고리즘을 개발한다. ABS 알고리즘은 3차원 벡터를 두 각으로 표현하고 이를 검색의 기준으로 삼았고, SCS 알고리즘은 단위 벡터를 기준으로 하여 벡터 회전 시에 최소의 반복 연산만으로도 원하는 회전을 수행할 수 있는 최적의 기본각 회전 시퀀스를 오프라인으로 미리 검색하여 적용한다 본 논문에서 제안하는 ABS, SCS 알고리즘을 통해 지연을 각각 50% 감소시킬 수 있었으며, 이와 함께 voltage scaling 기술을 적용하여 전력 소모를 크게 감소시킬 수 있음을 논의한다.

• 정보학연구
• /
• 제2권2호
• /
• pp.145-161
• /
• 1999

본 논문에서는 캐리 전파가 없어 고속연산이 가능한 잉여 수 체계를 이용하여 고속으로 동작할 수 있는 역전파 신경회로망을 설계방법을 제안하였다. 설계된 신경회로망은 잉여수계를 이용한 MAC 연산기와 혼합계수 변환을 이용한 시그모이드 함수 연산 부로 구성되며, 설계된 회로는 VHDL로 기술하였고 Compass 툴로 합성하였다. 실험결과, 가장 나쁜 경로일 경우, 약 19nsec의 지연속도를 보였고, 기존의 실수 연산기에 비하여 약 40%정도 하드웨어 크기를 줄일 수 있었다. 본 논문에서 설계한 신경회로망은 실시간 처리를 요하는 병렬분산처리 시스템에 적용될 수 있을 것으로 기대된다.