• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.47 no.11
• /
• pp.30-36
• /
• 2010

In recent memories, repair is an unavoidable method to maintain its yield and quality. Although many word oriented memories as well as embedded memories in system-on-chip (SOC) consists of multiple local memory blocks with a global spare architecture, most of previous studies on built-in redundancy analysis (BIRA) algorithms have focused on single memory block with a local spare architecture. In this paper, a new BIRA algorithm for multiple blocks with a global spare architecture is proposed. The proposed BIRA is basd on CRESTA which is able to achieve optimal repair rate with almost zero analysis time. In the proposed BIRA, all repair solutions for local memory blocks are analyzed by local analyzers which belong to each local memory block and then compared sequentially and judged whether each solution can meet the limitation of the global spare architecture or not. Experimental results show that the proposed BIRA achieves much faster analysis speed compared to previous BIRAs with an optimal repair rate.

• 전기의세계
• /
• v.43 no.4
• /
• pp.11-19
• /
• 1994

계전기 성능을 좌우하는 요소로는 계전신호의 최소 변화분으로 사고를 감지할 수 있는 민감도, 사고가 담당 구간 내부인지 아닌지를 구분하는 판별력, 최단시간에 사고를 감지하여 사고 구간을 분리시킬수 있는 속도를 들 수 있다[3]. 그러나, 민감도나 판별력을 높이기 위해서는 보다 많은 양의 데이타와, 정밀한 연산이 필요하여 계전기의 동작 속도를 느리게 하고, 반대로 속도를 빠르게 하려면 민감도나 판별력을 떨어뜨리게 된다[4]. 따라서, 디지탈 계전기에서의 가장 큰 과제는 동작속도의 단축과 동시에 민감도 및 판별력을 향상시키는 것이다.

• Journal of the Korean Institute of Intelligent Systems
• /
• v.12 no.4
• /
• pp.373-378
• /
• 2002

In fuzzy inferencing, most of conventional fuzzy controllers have problems of speed down in floating point operations of fuzzy membership functions in (0,1) as compared with integer operations. Therefore, in this paper, we propose a high-speed fuzzy controller with only integer operations. In this, for fast fuzzy computations, we use a scan line conversion algorithm to convert lines of each fuzzy linguistic term to the set of the closest integer pixels. We also implement a GUI (Graphic User Interface) application program for the convenient environments to modify and input fuzzy membership functions.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.10 no.4
• /
• pp.3-11
• /
• 2000

In this paper, we design modular multiplication systolic array and exponentiation processor having n bits message black. This processor uses Montgomery algorithm and LR binary square and multiply algorithm. This processor consists of 3 divisions, which are control unit that controls computation sequence, 5 shift registers that save input and output values, and modular exponentiation unit. To verify the designed exponetion processor, we model and simulate it using VHDL and MAX+PLUS II. Consider a message block length of n=512, the time needed for encrypting or decrypting such a block is 59.5ms. This modular exponentiation unit is used to RSA cryptosystem.

• The Journal of the Korea Contents Association
• /
• v.12 no.8
• /
• pp.484-495
• /
• 2012

The purpose of this study was to investigate the effects of game-based-digital textbook on the basic arithmetic abilities and the task attention of students with mental retardation. To do this, 38 students with mental retardation participated and were assigned to the three groups. The first group only used the traditional text book, the second group only used the game-based-digital textbook, and the third group used both the traditional textbook and the game-based-digital textbook. The third group using both the traditional textbook and the game-based-digital textbook revealed more higher improvement than the other two groups in the basic arithmetic and the task attention.

• 한국정보교육학회:학술대회논문집
• /
• 2004.08a
• /
• pp.242-249
• /
• 2004

미래사회를 대비하기 위하여 7차 교육과정에서는 창의력과 문제해결력 신장을 그 목표로 하고 있다. 그러나 학교에서의 컴퓨터 교육과정은 지나치게 기능 위주의 내용이나, 단순 컴퓨터 활용교육만을 강조하고 있어 이러한 취지를 잘 살리지 못하고 있다. 이와 같은 문제를 해결하기 위해 컴퓨터 프로그래밍에 대한 관심이 점점 증대되고 있다. 컴퓨터 프로그래밍은 그 자체가 문제 해결 과정을 포항하고 있기 때문이다. 그러나 프로그래밍을 초등학생들이 배우면서 프로그래밍의 기초인 이진법과 이진연산을 쉽게 이해하지 못해 어려움을 많이 겪고 있다. 게다가 이진법은 디지털화의 중심기술로서, 향후 미래사회를 이해하는데 매우 중요한 부분으로 자리 잡아 그 자체로도 큰 중요성을 가지게 되었다. 이에 본 연구에서는 학생들 수준에 맞춰 프로래밍의 기초와 이진법, 이진연산을 학습할 수 있는 교육 방안을 개발하기 위해 'LED 소자를 이용한 프로그래밍의 기초교육 방안'을 설계하여, 고차원적인 문제해결력과 창의성을 기르는 컴퓨터 교육의 한 모델을 제시하였다.

• Transactions of the Korean Society of Machine Tool Engineers
• /
• v.11 no.1
• /
• pp.26-31
• /
• 2002

In this study an experimental investigation was conducted to find the grinding characteristics of ceramics, STD11 and STS304 materials. The grinding force and the microscopic observation of the workpieces were obtained in surface grinding. Grinding characteristics of ceramics were inspected through the microscopic examination the cutting force, and the surface roughness. It has been found that the finding force of ceramics is relatively low as compared to that of steels and that CBN wheel has an excellent performance. The surface roughness was measured according to the feedrate and the depth of out.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.5A
• /
• pp.702-708
• /
• 2000

In this paper, we designed one-dimensional VLSI array with optimal pipeline period for high speed processing fractal image compression. The algorithm is derived which is suitable for VLSI array from axed block partition algorithm. Also the algorithm satisfies high quality of image and high compression-ratio. The designed VLSI array has optimal pipeline relied because the required processing time of PEs is distributed as same as possible. As this result, we can improve the processing speed up to about 3 times. The number of input/output pins can be reduced by sharing the input/output and arithmetic unit of the domain blocks and the range blocks.

• The Journal of the Acoustical Society of Korea
• /
• v.10 no.6
• /
• pp.64-70
• /
• 1991

본논문에서는 Hidden Markov Model 에 기초한 실시간 고립 단어 인식 시스템에서의 Viterbi 알 고리듬을 위한 전용 VLSI 구조를 제안하였다. 제안된 구조는 듀얼포트 레지스터 파일로 입출력 부하를 줄이고 가산-최소/최대 연산부의 병렬 연산 구조를 이용하여 실시간 동작이 가능하도록 설계되었다. 모 델 인자와 상태 변수의 값에 태그들을 덧붙임으로써 이 구조는 대표적인 HMM 구조들을 쉽게 구현할 수 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2006.05a
• /
• pp.886-889
• /
• 2006

수치연산 보조프로세서로도 알려져 있는 부동 소수점 연산장치(FPU)는 컴퓨터가 사용하는 기본 마이크로프로세서보다 더 빠르게 숫자를 다를 수 있는 특별한 회로 설계 또는 마이크로프로세서를 말한다. FPU는 전적으로 대형 수학적 연산에만 초점을 맞춘 특별한 명령 셋을 가지고 있어서 그렇게 빠르게 계산을 수행할 수 있는 것이다. FPU는 오늘날의 거의 모든 PC에 장착되고 있지만, 실은 그것은 그래픽 이미지 처리나 표현 등과 같은 특별할 일을 수행할 때에 필요하다. 초창기 컴퓨터 회사들은 각기 다른 연산방식을 사용했다. 이에 따라 연산결과가 컴퓨터마다 다른 문제점을 해결하기 위해 IEEE에서는 부동 소수점에 대한 표준안을 제안하였다. 이 표준안은 IEEE Standard 754 이며, 오늘날 인텔 CPU 기반의 PC, 매킨토시 및 대부분의 유닉스 플랫폼에서 컴퓨터 상의 실수를 표현하기 위해 사용하는 가장 일반적인 표현 방식으로 발전하였다. 본 논문에서는 부동 소수점 표준안 중 32-bit 단일 정밀도 부동 소수점 가산기를 VHDL로 구현하여 FPGA칩으로 다운하고 PCI 인터페이스를 통해 Visual C++로 데이터의 입출력을 검증하였다.