• 대한전자공학회논문지SD
• /
• 제46권6호
• /
• pp.39-47
• /
• 2009

본 논문에서는 차세대 무선랜인 802.11n의 구현에 필요한 802.11 MAC을 두 가지 버전으로 설계하였다. 설계한 첫 번째 MAC 엔진은 송신과 수신블록, 백오프, 채널관리블록을 하드웨어로 설계하였고, 프로토콜 컨트롤 블록과 MLME, MSDU처리 블록을 소프트웨어로 설계하였다. 설계된 MAC 엔진은 40Mbps의 최대전송속도를 갖지만, SIFS 구간, ACK 프레임 전송과정에 소프트웨어 오버헤드로 인하여 실제 네트워크에서 정확한 동작을 보장하지 못하고 802.11n에 적용할 수 없었다. 이러한 문제를 개선한 두 번째 MAC 엔진은 MSDU처리블록, 프로토콜 컨트롤 블록을 포함한 프레임 전송에 관련된 블록들을 하드웨어로 설계하였다. 개선된 MAC 엔진은 802.11 환경에서 73Mbps의 최대 전송속도를 갖고, 802.11n 환경에서 프레임 Aggregation을 이용하면 129Mbps의 최대 전송속도를 갖는다. 본 논문에서 설계한 MAC 엔진은 차세대 무선랜에 적합한 구조임을 알 수 있다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2000년도 춘계학술발표논문집
• /
• pp.458-461
• /
• 2000

알루미늄 자동차 엔진은 알루미늄 엔진 블록에 라이너가 삽입되어 접합된다. 접합시 라이너와 엔지 블록의 간격이 5$mu extrm{m}$이내이어야 하며 접합률이 30% 이상이면 접합상태가 양호하다고 한다. 라이너의 접합상태를 검사할 수 있는 비파괴 검사장비는 국내에서 개발되어 상용화된 것이 거의 없는 상황이다. 6개의 라이너의 접합상태를 자동으로 검사하는 컴퓨터 내장형 초음파 검사 시스템을 개발하였다.

• 전기전자학회논문지
• /
• 제20권3호
• /
• pp.273-278
• /
• 2016

HEVC 가변 블록 크기 움직임 추정 기법에서는 동일 탐색 영역의 데이터가 블록 크기 별로 중복 사용되어 탐색 영역 데이터의 사용량이 많고 조기중단 기법의 적용이 어렵다는 문제점이 있다. 본 논문에서는 최상위 블록 크기 PU를 탐색의 기준으로 두어, 최상위 블록 크기 PU의 탐색과 동일 지점에서의 하위 블록 크기 PU의 탐색을 동시에 진행하여 메모리 대역폭을 줄였고, 최상위 블록 크기 PU의 연산 결과값을 재사용하여 연산량 또한 줄였다. 조기중단 기법을 적용했을 때 또한 최상위 블록 크기 PU를 기준으로 판별하면 하위 블록 크기 PU의 위치에 따라 탐색 기회가 고르게 반영되지 않아 화질의 저하로 이어질 수 있으므로 이를 방지하기 위해 조기중단 기법의 적용 순서를 최상위 블록 크기 PU 내의 최하위 블록 크기 PU를 기준으로 위아래로 번갈아 수행하도록 변형하였다. 설계된 ME 엔진은 Verilog HDL로 기술하고 0.18um 공정에서 합성 및 검증하였으며, 하드웨어 크기는 36,101 게이트이고 최대 동작 속도는 263.15 MHz이다.

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2012년도 춘계학술논문집 2부
• /
• pp.665-667
• /
• 2012

본 논문에서는 시작엔진 제작에 앞서 CFD기법을 이용하여 디젤 엔진의 블록과 헤드에서의 냉각수 유동 특성을 분석하고자 하였다. 유동 해석 결과 1번 실린더를 거쳐 4번 실린더까지 유동이 원활하게 흐르는 것을 확인 할 수 있었다. 이는 전체적인 냉각수 분배에 영향을 미쳐 엔진 설계 시 발생할 수 있는 3, 4번 실린더의 과열을 방지 할 수 있을 것으로 판단된다. 또한, 열전달 계수가 전체적으로 균일하게 분포되어 냉각수의 열전달 특성이 양호할 것으로 판단된다.

• 한국소음진동공학회:학술대회논문집
• /
• 한국소음진동공학회 2009년도 춘계학술대회 논문집
• /
• pp.92-97
• /
• 2009

The performance of cooling fan is affected by many peripheral parts, such as radiator, condenser, engine block and etc. Higher power has been requested in more confined automobile engine room. Thus, cooling performance becomes very important to remove the heat generated from the automobile engine more efficiently. In this paper, the performance of cooling fan including effects of engine block is investigated by using a fan tester based on the ASHRAE and the AMCA standards. A flow rate - gap distance curves and a flow rate - engine block constant curves are obtained from this study.

• 한국주조공학회지
• /
• 제25권4호
• /
• pp.145-150
• /
• 2005

• 한국산학기술학회:학술대회논문집
• /
• 한국산학기술학회 2010년도 춘계학술발표논문집 2부
• /
• pp.1133-1136
• /
• 2010

2600cc급 디젤엔진의 냉각수 유동특성 개선을 위한 수치해석적 방법을 제시하기 위하여 본 연구가 수행되었다. 실린더 블록 및 헤드의 유동특성 분석을 위하여 개스킷 냉각수 통로의 면적과 갯수가 중점적으로 고려되었다. 베이스 모델의 수치해석적 분석에서 입구측에 치우친 냉각수 홀의 배치에 의하여 1, 2번 실린더 헤드로만 주 유동이 발생되었다. 이러한 문제점을 개선하기 위하여 개스킷 냉각수 통로를 재설계하였다. 수정모델은 주 유동이 4번 실린더 측으로 유도되었으며, 배기밸브 사이의 유동도 개선되었다. 재설계과정에서 개스킷 냉각수통로의 전체면적을 고려치 않게 되면 유량이 줄어들게 되는 문제점이 발견되었다. 본 연구를 통하여 실린더 헤드와 블록사이의 냉각수 유동을 제어하는 개스킷의 중요성을 확인하였으며, 냉각수 유동특성 최적화는 개스킷 홀의 총 면적을 고려하여 냉각수의 총질량유량을 설계하여야 한다.

• 한국컴퓨터정보학회:학술대회논문집
• /
• 한국컴퓨터정보학회 2018년도 제58차 하계학술대회논문집 26권2호
• /
• pp.303-304
• /
• 2018

본 논문에서는 Unity게임엔진을 이용하여 만든 유아용 코딩게임의 사례와 결과물을 보인다. 대학에서 초, 중학교로 낮아져 가는 소프트웨어 교육의 연령대의 흐름에 맞춰 유아용 게임을 제작했다. 아이들에게 친근한 자동차게임의 모양으로 문제를 논리적으로 푸는 방법을 찾는 컴퓨팅적 사고를 하게끔 도와 스스로 문제를 해결하게 하고, 성취감을 얻게 해준다. 또 문제에 대한 정해진 답이 없고 자신만의 의견을 낼 수 있기 때문에 호기심과, 창의력의 증폭을 기대할 수 있다. 기본적으로 맵을 이용해 스토리 진행이 이루어지는 코딩게임의 알고리즘을 사용했으며, Unity2D 엔진을 이용해 유아용 블록코딩게임과 키보드게임을 제작했다. 자동차 모양의 객체를 목적지에 도달하게 할 방법을 아이들 스스로 생각하는 컴퓨팅적 사고를 돕는다.

• 한국정보통신학회논문지
• /
• 제9권3호
• /
• pp.547-554
• /
• 2005

최근 대부분의 전송기술이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받고 있다. 본 연구에서는 최적의 MAC 코어 설계에 대해 연구하였는데, 이는 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층, 초기설정 블록, 상태전송 블록, XCMII 인터페이스 블록으로 구성된다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어로 성능평가를 실시하여 내부 GIFO와 파라미터 초기값을 도출하였다 내부 FIFO는 $95\%$의 트래픽이 발생시 512 크기로 사용 가능하고, $97\%$의 트래픽이 발생시에는 1024 크기가 적합하였다. 성능결과를 토대로, VHDL 언어로 설계하여 검증하였다. 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 전송효율이 최대 10.78Gbps까지 지원하므로, 10Gbps 이더넷의 스위칭 장비의 인터페이스 모듈로 응용이 가능하다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.812-820
• /
• 2006

최근 대부분의 전송기술(LAN 뿐만 아니라 MAN과 WAN까지)이 이더넷으로 통일되는 경향에 힘입어, 예전에 비하여 이더넷은 대단한 주목을 받게 되었다. 하드웨어 설계를 위해 10Gbps 이더넷 Data Link 계층의 MAC 코어를 C언어를 이용하여 성능평가를 실시하여 내부 FIFO의 크기를 도출하였다. 본 논문에서는 VHDL 언어와 Xilinx ISE 6.2i 툴을 이용하여 상위 계층 인터페이스, 전송엔진, 플로우 컨트롤 블록, 수신엔진, 정합 부계층(Reconciliation Sublayer), 초기설정 블록, 상태전송 블록, XGMII 인터페이스 블록으로 구성되는 10Gbps 이더넷용 MAC(Media Access Control)코어를 설계하여 Model_SIM 5.7G 시뮬레이터를 이용하여 검증하였다. 10Gbps 이더넷의 권고안에서는 10Gbps를 지원하기 위해 64비트 데이터 패스를 갖는 MAC 코어는 156.25MHz를 지원해야 하는데, 설계된 MAC 코어는 64비트의 데이터를 처리하고 168.549MHz를 지원하여 최대 10.78Gbps의 데이터 처리를 지원한다. 이는 100bps 이상의 고속의 데이터 처리가 요구되는 응용분야에 적합하다.