• 한국통신학회논문지
• /
• 제22권8호
• /
• pp.1747-1754
• /
• 1997

국내 위성방송을 위한 DBS(Directcast Satellite) 수신용 헬리컬 어레이 안테나를 설계하였다. Coverage Area를 무주를 중심으로 서울까지 하기위해 안테나의 크기를 30cm로 하였고 어레이 소자의 개수는 168개로 하였다. 헬리컬 소자는 양호한 축비 특성과 안테나 높이를 고려하여 2회전과 $4^{\circ}$의 핏치각을 갖도록 하였다. 헬리컬소자의 어레이 열 간격은 $0.787{\lambda}$ 동열에서 헬리컬 간격은 $0.824{\lambda}$이며, 급전구조는 안테나의 높이를 줄이기 위해 방사형 도파관을 사용하였다. 설계 제작된 안테나의 측정된 복사특성은 축비를 제외하고 설계기준치를 만족하며 이론치에 거의 근접한 것으로 나타났다.

• 한국정보처리학회논문지
• /
• 제6권12호
• /
• pp.3662-3674
• /
• 1999

본 논문에서는 대용량 병렬처리를 위한, 결함허용 다중칩을 이용해서 제조된 어레이시스템에서 여분장치 최적화와 관련된 설계문제를 다룬다. 수율과 신뢰성을 고려한 최적의 비용효과적인 다중칩 설계를 위한 새로운 계량적 방법을 제안하고 결함허용 다중칩의 운영신뢰성에 미치는 잠재여분의 효과를 분석한다. 특히 불완전한 지원회로, 칩조립수율과 어레이위상의 문제들에 대하여 논한다. 광범위에 걸친 분석결과에 따르면 제안한 방법은 수율과 신뢰성을 고려한 대용량 병렬처리 응용분야에 사용되는 다중칩 어레이 설계에 기존방법보다 매우 효율적으로 적용 가능하다.

• 한국조명전기설비학회:학술대회논문집
• /
• 한국조명전기설비학회 2004년도 학술대회 논문집
• /
• pp.325-328
• /
• 2004

본 논문은 다목적실용위성 2호기의 개발에 사용한 태양전지 어레이의 설계결과를 요약하였다. 최적의 태양전지 어레이의 개발을 위하여 고효율의 갈륨-아세나이드 태양전지를 사용하였다. 태양전지를 장착하기 위한 패널은 알루미늄 허니컴이 적용되는 샌드위치 구조에 섬유강화 복합재료를 면재로 사용하였다. 다목적실용위성 2호기의 임무말기 태양전지 어레이는 최소 1,073 watts 이상의 전력을 위성부하와 탑재체에 충분히 공급할 수 있도록 개발하고 있다.

• 융합신호처리학회 학술대회논문집
• /
• 한국신호처리시스템학회 2003년도 하계학술대회 논문집
• /
• pp.288-291
• /
• 2003

본 논문에서는 모듈성과 확장성을 갖는 시스톨릭 어레이를 이용한 두 띠 행렬의 비트 연속 승산기 구현에 대하여 기술한다. 띠 폭이 3인 4$\times$4 띠 행렬이 주어질 때 워드 레블 승산기 설계를 위한 3차원 DG로부터 2차원 시스톨릭 어레이를 유도한 후, 워드 레블 PE를 비트 연속 승산기와 가산기를 이용하여 비트 레블 PE로 변환시켜 띠 행렬의 비트 레블 승산기를 설계한다. 구현된 워드 레블 승산기와 비트 레블 승산기는 RT 수준에서 VHDL로 모델링하여 동작을 검증하였다. 검증된 시스톨릭 어레이를 이용한 워드 레블 승산기와 비트 레블 승산기는 Hynix에서 제공하는 0.35$\mu\textrm{m}$ 셀 라이브러리를 사용하여 Synopsys design compiler로 합성되었다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2022년도 추계학술발표대회
• /
• pp.24-26
• /
• 2022

시스톨릭 어레이는 DNN training 등 인공지능 연산의 대부분을 차지하는 행렬 곱셈을 수행하기 위한 하드웨어 구조로 많이 사용되지만, sparsity 가 높은 행렬을 연산할 때 불필요한 동작으로 인해 효율성이 크게 떨어진다. 본 논문에서 제안된 유동적 시스톨릭 어레이는 matrix condensing, weight switching, 그리고 direct output path 의 방법과 구조를 통해 sparsity 가 높은 행렬 곱셈의 수행 사이클을 줄일 수 있다. 시뮬레이션을 통해 기존 시스톨릭 어레이와 유동적 시스톨릭 어레이의 성능을 비교하였으며 8×8, 16×16, 32×32 의 크기를 가진 행렬을 동일 크기의 시스톨릭 어레이로 연산하였을 때 필요 사이클 수를 최대 12 사이클 절감할 수 있는 것을 확인하였다.

• 전자공학회논문지SC
• /
• 제39권5호
• /
• pp.34-42
• /
• 2002

본 논문에서는 움직임 추정을 위한 블럭정합 알고리즘의 고속 처리를 위한 VLSI 어레이의 구조를 설계하였다. 완전탐색 블럭정합 알고리즘의 데이터 의존관계로부터 일차원 시스톨릭 어레이를 유도했다. 제안된 일차원 시스톨릭 어레이에 입력된 데이터와 제어신호는 인접한 처리요소를 통해서 전달되어 재사용된다. 따라서 제안된 시스톨릭 어레이는 시간 및 공간적 지역성을 만족한다. 데이터와 제어신호의 입출력 핀은 일차원 어레이의 시작과 끝의 처리요소에만 존재한다. 이 구조는 입력포트의 수가 적으며, 모듈러 확장성을 갖는다. 기준블럭과 최대탐색거리가 확장된 경우에 제안된 어레이를 연결하여 움직임 추정기를 구성할 수 있다.

• 항공우주기술
• /
• 제12권2호
• /
• pp.140-146
• /
• 2013

본 연구는 파라볼릭 반사기의 체적을 줄일 수 있는 프린트 리플렉터어레이 안테나 설계에 대한 연구이다. 이를 위해 시뮬레이션과 제작된 도파관 시뮬레이터 측정을 통해 리플렉트어레이 안테나 단일소자의 위상변위 특성을 확인하였다. 그 결과, 10GHz에서 시뮬레이션시 최대 $298^{\circ}$의 위상 변위를 나타내었으며, 제작 측정시 $309^{\circ}$의 평균 위상변위 특성이 나타남을 확인하였다. 또한, 프린트 리플렉트어레이 안테나 이득은 28.3dBi, 3dB 빔폭은 E-plane $5.1^{\circ}$, H-plane $5.2^{\circ}$, 부엽은 E-plane -11.4dB, H-plane -17.6dB를 나타내었다.

• 전자공학회논문지
• /
• 제50권12호
• /
• pp.40-48
• /
• 2013

본 논문에서는 0.18um CMOS(1P6M) 공정을 이용하여 무인차량용 단거리 라이다 시스템을 위한 멀티채널 트랜스임피던스 증폭기(TIA) 어레이 회로를 구현하였다. 트랜스임피던스 증폭기 어레이 구조는 전압모드 $4{\times}4$ 채널 Inverter TIA 어레이와 전류모드 $4{\times}4$ 채널 Common-Gate(CG) TIA 어레이 두 가지를 설계했으며, 전체적으로 $4{\times}8$의 32-채널을 갖도록 설계하였다. 먼저, Inverter TIA는 피드백 저항을 가진 Inverter 입력구조와 CML 출력버퍼단으로 구성되어 있으며, 저잡음 및 저전력 특성뿐 아니라, virtual ground를 갖도록 설계함으로써 DC 전류조절이 가능하여 이득과 출력 임피던스 컨트롤이 가능하도록 하였다. 또한, CG-TIA는 on-chip bandgap reference로부터 bias 전압을 이용하고, 소스팔로워 출력버퍼를 사용하여 고주파수 이득을 높였으며, 기본적인 구조 상 CG-TIA는 채널당 칩 면적이 Inverter TIA에 비해 1.26배 작게 설계되었다. 포스트 레이아웃 시뮬레이션 결과, 제안한 Inverter TIA 어레이는 각 채널당 57.5-dB${\Omega}$ 트랜스임피던스 이득, 340-MHz 대역폭, 3.7-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 및 2.84-mW (16채널 45.4-mW) 전력소모를 가졌다. CG-TIA 어레이는 채널당 54.5-dB${\Omega}$ 트랜스임피던스 이득, 360-MHz 대역폭, 9.17-pA/sqrt(Hz) 평균 잡음전류 스펙트럼 밀도, 4.24-mW (16채널 67.8-mW) 전력소모를 가졌다. 단, 펄스 시뮬레이션 결과, CG-TIA 어레이가 200-500-Mb/s 동작속도에서 훨씬 깨끗하게 구분 가능한 출력펄스를 보였다.

• 한국정보처리학회논문지
• /
• 제2권6호
• /
• pp.969-973
• /
• 1995

본 논문에서는 기존의 병렬 승산기 어레이에서 사용된 CSA(carry select adder) 셀 구조를 수정하여 승산시간을 감소하는 새로운 병렬 승산기 어레이를 제안한다. MCSA(modified CSA)의 입력에 가수와 피가수가 자리올림보다 먼저 인가된다. 그리고 자리올림 전달 가산기를 위하여 DCSA(doubled inverted imput CSA)를 설계하여 최종 승산항 다음에 추가한다. 제안된 안은 MCSA와 DCSA를 사용하여 설계하고 모의실험을 한다. 회로의 크기는 기존의 CAS셀을 사용한 기존의 승산기 어레이에 비하여 약 13% 증가했지만 연산시간은 약 52% 감소함을 확인하였다.

• 한국인터넷방송통신학회논문지
• /
• 제11권3호
• /
• pp.9-15
• /
• 2011

리플렉트어레이 안테나는 반사경 안테나의 단점을 보완하여 대체할 새로운 형태의 안테나로 대두되고 있다. 하지만 반사판이 단층구조일 경우 대역폭이 매우 좁다는 단점이 있고, 대역폭을 넓히기 위하여 다층구조의 반사판을 사용할 경우 설계가 어렵고 제작 단가가 높아지게 된다. 본 논문에서는 이러한 단점들을 극복하기 위하여 단층구조를 사용하여 제작 단가를 낮추면서 협대역 특성을 극복할 수 있는 정사각형에 U자 모양 슬롯을 낸 패치를 이용하여 리플렉트어레이 안테나를 설계하였다. 제안된 리플렉트어레이 안테나는 12.5 GHz에서 55.5 %의 효율과 14 % 이상의 1 dB gain bandwidth 특성을 갖는다.