• 제목/요약/키워드: 양자 회로

검색결과 883건 처리시간 0.019초

CBE를 이용한 InAs/InP 양자점의 성장 및 PL 연구 (The Study of the Growth and the Photoluminescence of InAs/InP Quantum Dot by Chemical Beam Epitaxy)

  • 양지상;우덕하;이석;김선호;김대식
    • 한국광학회:학술대회논문집
    • /
    • 한국광학회 2000년도 제11회 정기총회 및 00년 동계학술발표회 논문집
    • /
    • pp.266-267
    • /
    • 2000
  • 최근에 Stranski-Krastanov 방법을 이용한 나노미터 크기의 변형된 섬 구조 제작에 많은 관심을 보이고있다.$^{(1)}$ 이는 결함이 적고, 균일한 저차원의 반도체 구조가 광전자 장치에 지대한 발전을 가져올 것으로 기대되기 때문이다. 예를들어 양자 선이나 양자 점은 반도체 레이저의 이득 영역으로 좋은 특성을 가지는 것으로 알려졌다.$^{(2)}$ 이 논문에서 우리는 Chemical Beam Epitaxy (CBE)를 이용하여 InP 기판 위에 격자상수가 맞지 않는 InAs 층의 성장과 Photoluminescence (PL) 측정을 통해 이 구조의 특성에 대해서 알아보고자 한다. (중략)

  • PDF

센서-회로 분리형 엑스선 DR 검출기를 위한 대면적 CMOS 영상센서 모사 연구 (Simulation Study of a Large Area CMOS Image Sensor for X-ray DR Detector with Separate ROICs)

  • 김명수;김형택;강동욱;유현준;조민식;이대희;배준형;김종열;김현덕;조규성
    • 방사선산업학회지
    • /
    • 제6권1호
    • /
    • pp.31-40
    • /
    • 2012
  • There are two methods to fabricate the readout electronic to a large-area CMOS image sensor (LACIS). One is to design and manufacture the sensor part and signal processing electronics in a single chip and the other is to integrate both parts with bump bonding or wire bonding after manufacturing both parts separately. The latter method has an advantage of the high yield because the optimized and specialized fabrication process can be chosen in designing and manufacturing each part. In this paper, LACIS chip, that is optimized design for the latter method of fabrication, is presented. The LACIS chip consists of a 3-TR pixel photodiode array, row driver (or called as a gate driver) circuit, and bonding pads to the external readout ICs. Among 4 types of the photodiode structure available in a standard CMOS process, $N_{photo}/P_{epi}$ type photodiode showed the highest quantum efficiency in the simulation study, though it requires one additional mask to control the doping concentration of $N_{photo}$ layer. The optimized channel widths and lengths of 3 pixel transistors are also determined by simulation. The select transistor is not significantly affected by channel length and width. But source follower transistor is strongly influenced by length and width. In row driver, to reduce signal time delay by high capacitance at output node, three stage inverter drivers are used. And channel width of the inverter driver increases gradually in each step. The sensor has very long metal wire that is about 170 mm. The repeater consisted of inverters is applied proper amount of pixel rows. It can help to reduce the long metal-line delay.

다치양자논리에 의한 다중제어 Toffoli 게이트의 실현 (Realization of Multiple-Control Toffoli gate based on Mutiple-Valued Quantum Logic)

  • 박동영
    • 한국항행학회논문지
    • /
    • 제16권1호
    • /
    • pp.62-69
    • /
    • 2012
  • 다중제어 Toffoli(multiple-control Toffoli, MCT) 게이트는 원시 게이트에 의존적인 양자 기술을 필요로 하는 매크로 레벨 다치(multiple-valued) 게이트이며, Galois Field sum-of-product(GFSOP)형 양자논리 함수의 합성에 사용되어 왔다. 가역 논리는 저전력 회로 설계를 위한 양자계산(quantum computing, QC)에서 매우 중요하다. 본 논문은 먼저 GF4 가역 승산기를 제안한 후 GF4 승산기 기반의 quaternary MCT 게이트 실현을 제안하였다. MCT 게이트 실현을 위한 비교에서 제안한 MCT 게이트가 다중제어 입력이 증가할수록 종전의 작은 MCT 게이트 합성 방법보다 원시 게이트 수와 게이트 지연을 상당량 줄일 수 있음을 보였다.