• 정보보호학회논문지
• /
• 제34권4호
• /
• pp.629-639
• /
• 2024

CHAM은 ISO/IEC 표준 블록암호 운영 모드에서 암호화 함수가 복호화 함수보다 자주 사용되는 점을 고려하여 암호화 속도를 강조하여 설계되었다. 현대 범용 프로세서 구조의 슈퍼스칼라 아키텍처에서는 연산 구성이 동일하더라도 연산의 순서가 달라지면 처리 속도가 달라질 수 있다. 본 논문에서는 ARX 기반 블록암호인 CHAM의 연산 순서를 재배치한 구조 CHAM-like 구조들에 대해 범용 프로세서 환경에서 단일 블록 구현과 병렬 구현에 대한 구현 효율성과 안전성을 분석한다. 본 논문에서 제시한 구조는 암호화 속도 관점에서 최소 약 9.3%에서 최대 약 56.4% 효율적이다. 안전성 분석은 CHAM-like 구조들에 차분 공격과 선형 공격에 대한 저항성을 평가한다. 보안마진 관점에서 차분 공격은 3.4%, 선형 공격은 6.8% 차이를 보여 효율성 차이에 비해 보안 강도는 비슷함을 보인다. 이러한 결과는 ARX 기반 블록암호 설계 관점에서 활용가능하다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2024년도 춘계학술발표대회
• /
• pp.218-221
• /
• 2024

IT 기술과 매체의 발전으로 자료의 디지털화가 진행되면서 디지털 증거는 현대의 범죄 수사에서 중요한 부분을 차지하고 있다. 이러한 디지털 증거들이 암호화되어 있는 일이 빈번하게 발생함에 따라, 수사관은 수사 과정에서 직접 암호화를 해제해야 하는 어려움을 겪고 있다. 해당 문제에 대응하기 위해 암호화된 파일의 비밀번호를 복구하는 연구가 활발히 진행되어 왔으며, 암호 연산을 빠르게 처리할 수 있는 프로세서를 활용하여 복구 속도를 향상시키는 방안 또한 연구되고 있다. 본 논문에서는 현재 사용되고 있는 비밀번호 복구 도구들을 분석하고, 높은 사용률을 보이는 문서들의 비밀번호를 복구하는 기존 연구들과 함께 향후 연구의 방향성을 살펴본다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 2001년도 종합학술발표회논문집
• /
• pp.411-414
• /
• 2001

본 논문에서는 유한체 연산을 바탕으로 하는 공개키 암호화 프로세서를 위한 효율적인 곱셈기 구조를 제안한다. 제안된 곱셈기는 다항식으로 항이 모두 1인, AOP, 기약 다항식을 사용하였다. 제안된 구조는 LFSR 구조에 기반한 곱셈기 구조이다. VHDL 코드 시뮬레이션 결과 제안된 구조가 기존의 구조에 비해서 보다 효율적인 구조 복잡도를 가짐을 알 수 있었다.

• 한국멀티미디어학회:학술대회논문집
• /
• 한국멀티미디어학회 2004년도 춘계학술발표대회논문집
• /
• pp.143-146
• /
• 2004

무선 사용자의 증가에 따라 802.11 표준에 대한 취약점이 대두되었다. 무선랜에서 보안을 위한 IEEE 워킹 그룹에서는 EAP, 802.1x, RADIUS, TKIP, 802.lli등의 표준안을 제시 하여 최근 WPA 가 Wi-Fi 에 의해 802.lli의 중간 단계로써 제안되어 구현되고 있다. 본 논문에서는 향후 각 회사 별 WEP 취약점 보완을 위한 패켓단위의 IV변경을 PRF 알고리즘에 기반하여 암호화를 리눅스 디바이스 드라이버 레벨에서 시험 구현하였다. 임베디드 시스템에 적용하기 위한 구현 타당성을 위하여 PXA255 프로세서에서 client를, 인텔 PC에서 HOST AP 환경을 시험환경으로 사용하였다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1998년도 종합학술발표회논문집
• /
• pp.137-147
• /
• 1998

RSA 암호 시스템에서 512비트 이상의 큰 정수 소수의 모듈라 멱승 연산이 필요하기 때문에 효율적인 암호화 및 복호화를 위해서는 모듈라 멱승 연산의 고속 처리가 필수적이다. 따라서 본 논문에서는 몫을 추정하여 모듈라 감소를 실행하고 carry-save 덧셈과 중간 곱의 크기를 제한하는 interleaved 모듈라 곱셈 및 감소 기법을 이용하여 모듈라 멱승 연산을 수행하는 고속 모듈라 멱승 연산 프로세서를 논리 자동 합성 기법을 바탕으로 하는 탑다운 선계 방식으로 VHDL을 이용하여 모델링하고 SYNOPSIS 툴을 이용하여 합성 및 검증한 후 XILINX XC4025 FPGA에 구현하여 성능을 평가 및 분석한다.

• 한국인터넷방송통신학회논문지
• /
• 제13권4호
• /
• pp.171-177
• /
• 2013

최근에 이르러, 고속의 3차원 그래픽 렌더링, 비디오 화일 포맷의 변환, 압축, 암호화 및 암호해독 처리를 위한 디지털 신호처리 시스템의 성능이 고도화가 요구된다. 현재 범용 컴퓨터 시스템을 구축할 때 성능을 높이기 위하여 멀티코어 프로세서가 널리 이용되고 있으므로, 디지털 신호처리 프로세서 역시 멀티코어 프로세서 구조를 채택하여 디지털 신호처리 시스템에서 높은 성능을 얻을 수가 있다. 본 논문에서는 코어의 유형 및 개수가 멀티코어 디지털 신호처리 프로세서의 성능에 미치는 영향을 분석하기 위하여, 2 개에서 16 개로 구성되는 멀티코어 디지털 신호처리 프로세서에 대하여, UTDSP 벤치마크를 입력으로 하는 모의실험을 수행하였다. 이 때, 멀티코어 디지털 신호처리 프로세서를 구성하는 단위 코어로서, 단순한 RISC형부터 다양한 명령어 윈도우의 크기를 갖는 순차 및 비순차 실행 수퍼스칼라 코어에 걸쳐 광범위한 모의실험을 수행하여 그 성능을 분석하였다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2004년도 봄 학술발표논문집 Vol.31 No.1 (A)
• /
• pp.934-936
• /
• 2004

본 논문의 목적은 AES(Advanced Encryption Standard)로 선정된 Rijndael 암호 및 복호 알고리즘을 하드웨어로 설계하고 이를 저비용의 FPGA로 구현하는 것이다. 설계된 AES 암호프로세서는 20만 게이트 급 이하의 FPGA로 구현한다는 비용의 제약 조건 하에서 대용량의 데이터를 암호화, 복호화 하기에 적합한 성능을 가지도록 하였다. 또한 구현 단계에서는 설계한 AES 암호프로세서와 UART 모듈을 동일 FPGA상에서 통합하여 실용성 및 면적 효율성을 보였다. 구현된 Rijndael 암호 프로세서는 20만 게이트를 갖는 Xilinx사의 Spartan-II 계열의 XC2S200 칩 사용시 53%의 면적을 차지하였고, Static Timing Analyzer로 분석한 결과 최대 29.3MHz 클럭에서 동작할 수 있고 337Mbps의 최대 성능을 가진다. 구현된 회로는 실제 FPGA를 이용하여 검증을 수행하였다.

• 한국통신학회논문지
• /
• 제39B권12호
• /
• pp.831-841
• /
• 2014

RFID 시스템은 무선 통신을 이용하여 운용되기 때문에 외부의 불법적인 공격에 노출되어 있으며 이에 대한 시스템 침해의 위험성이 높다. 이러한 공격들에 대한 보안 기법들 중 PUF 기반의 인증 기법이 존재한다. 그러나 기존의 PUF 기반 기법들은 해쉬나 AES 알고리즘을 함께 이용하기 때문에, 비용 및 성능적인 측면에서 저비용 RFID 태그에 적합하지 않다. 본 논문에서는, 저비용 RFID 인증을 위하여 PUF 기반 암호화 프로세서와 이를 이용한 상호 인증 프로토콜을 제안한다. PUF의 challenge-response 쌍들을 인증키로 활용하고, 이를 PUF의 특성을 이용하여 암호화함으로써 해쉬 및 AES 등의 알고리즘 사용을 배제하였다. 매 세션마다 변경되는 암호화 방법과 일회성 난수를 이용한 XOR 연산 기법을 활용함으로써 공격자의 challenge-response 쌍에 대한 분석을 차단하여 시스템 공격을 무력화 시킨다. 또한, PUF 특성으로 인하여 물리적 공격에 강하고 태그에 저장된 인증 데이터가 존재하지 않기 때문에 물리적 공격에 의한 태그 복제 위험을 방지한다. 제안된 PUF 기반의 암호화 프로세서는 저비용으로 구현되며 저면적 및 저전력의 특징을 갖는다.

• 한국인터넷방송통신학회논문지
• /
• 제13권2호
• /
• pp.77-82
• /
• 2013

모바일 인터넷 통신 표준인 WiMax2는 PKMv2 프로토콜을 이용한다. PKMv2는 키에 기반한 암호화를 사용하여 통신 기지국과 단말간의 데이터를 보호한다. 따라서 WiMax2 단말 또는 기지국을 개발하는 경우 PKMv2 프로토콜을 구현하여야만 하며, 상호 동작에 대한 적합성 테스트를 통과하여야 한다. 또한 저성능 프로세서를 이용하는 단말의 경우 암호화 모듈의 처리 성능이 WiMax2 통신의 데이터 처리 능력에 병목이 될 수 있으므로 해당 프로세서에서의 암호화 모듈 처리 성능의 적절성을 측정하여야 한다. 본 논문은 이러한 경우에 사용할 수 있는 WiMax2 PKMv2에 따르는 동작성 시험 및 성능 측정 테스트베드를 구현하였다.

• 정보보호학회논문지
• /
• 제31권3호
• /
• pp.473-480
• /
• 2021

차세대 공개키 암호 고속 연산을 위해서는 목표로 하는 컴퓨터 프로세서의 구조를 활용하여 암호화 기본 연산을 최적화 구현하는 것이 중요하다. 본 논문에서는 RISC-V 프로세서 상에서 차세대 공개키 암호 고속 연산을 위해 핵심 곱셈기 연산을 최적화 구현하는 기법을 제안한다. 특히 RISC-V 프로세서의 기본 연산자를 열 기반 곱셈기 연산알고리즘에 맞추어 최적 구현해봄으로서 이전 연구와 비교 시 256-비트 곱셈의 경우 약 19% 그리고 512-비트 곱셈의 경우 약 8%의 성능 향상을 RISC-V 프로세서 상에서 달성하였다. 마지막으로 RISC-V 프로세서에서 추가적으로 제공되면 곱셈 연산 성능 향상에 도움이 될 수 있는 확장 명령어 셋에 대해서도 확인해 보도록 한다.