• 제목/요약/키워드: 아키텍처 환경

검색결과 681건 처리시간 0.023초

토픽맵과 카산드라를 이용한 그래프 구조와 트랜잭션 동시 처리 기법 (Technique for Concurrent Processing Graph Structure and Transaction Using Topic Maps and Cassandra)

  • 신재현
    • 정보처리학회논문지:소프트웨어 및 데이터공학
    • /
    • 제1권3호
    • /
    • pp.159-168
    • /
    • 2012
  • SNS, 클라우드, Web3.0과 같은 새로운 IT환경은 '관계(relation)'가 중요한 요소가 되고 있다. 그리고 이들 관계(relation)는 거래, 즉, 트랜잭션을 발생시킨다. 그러나 우리가 사용하고 있는 관계형 데이터베이스(RDBMS)나 그래프 데이터베이스는 관계(relation)를 나타내는 그래프 구조와 트랜잭션을 동시에 처리하지 못한다. 본 논문은 확장 가능한 복잡 네트워크 시스템에서 활용할 수 있는 그래프 구조와 트랜잭션을 동시에 처리할 수 있는 방법을 제안한다. 제안 기법은 토픽맵의 데이터 모델을 응용하여 그래프 구조와 트랜잭션을 동시에 저장하고 탐색한다. 토픽맵은 시멘틱 웹(Web3.0)을 구현하는 온톨로지 언어 중 하나로써, 정보자원들 사이의 연관 '관계(relation)'를 통해 정보의 네비게이터로써 활용되고 있다. 또한 본 논문에서는 컬럼형 데이터베이스인 카산드라를 이용하여 제안 기법의 아키텍처를 설계, 구현하였다. 이는 분산처리를 이용하여 빅데이터 레벨의 데이터까지 처리할 수 있도록 하기 위함이다. 마지막으로 대표적인 RDBMS인 오라클과 제안 기법을 동일한 데이터 소스, 동일한 질문에 대해 저장 및 질의를 하는 과정을 실험으로 보였다. 이는 조인(join) 없이 관계(relation)를 표현함으로써 RDBMS의 역할까지 충분히 대체 가능함을 보이고자 한다.

가상화 환경에서 세밀한 자원 활용률 적용을 위한 스케일 기법 (Fine Grained Resource Scaling Approach for Virtualized Environment)

  • 이돈혁;오상윤
    • 한국컴퓨터정보학회논문지
    • /
    • 제18권7호
    • /
    • pp.11-21
    • /
    • 2013
  • 최근 데이터 센터와 같은 대규모 컴퓨터 자원을 운용함에 있어 가상화 기술을 적용하여 컴퓨팅 자원을 동적으로 사용할 수 있게 됨에 따라 탄력적인 프로비져닝이 가능하게 되었다. 현재 운영되고 있는 클라우드 시스템에서는 이러한 동적 프로비져닝을 위해 스케일업 또는 스케일아웃형태의 스케일링을 지원하고있으며, 이 방식은 사용자 요구조건의 만족을 주목적으로 하며 방대한 컴퓨팅 자원을 기반으로 하는 공공 클라우드 시스템 운용에 부합한다. 그러나 제한된 컴퓨팅자원으로 하는 사설 클라우드의 운영을 위해서는 보다 높은 운영 효율을 위해 세밀한 자원활용을 위한 스케일링 기법이 요구된다. 본 논문에서는 사설 클라우드에서 높은 자원활용률을 얻기 위해 가상화 기술인 동적자원할당과 Live Migration 기법을 이용하여 스케일업과 스케일아웃을 복합적으로 사용한 서버 스케일링 아키텍처를 설계하고 이에 따른 알고리즘을 설계하였다. 이를 통해 세밀하게 단계별로 스케일링을 진행하여 서버 관리와 비용의 부담을 줄이고 서버 자원의 이용률을 최적화함으로써 서비스가 안정적으로 유지되도록 할 수 있다. 성능평가를 통해 제안한 구조와 알고리즘이 접속자 수에 따른 스케일 아웃을 수행하는 방식에 비해 높은 자원활용률을 보이는 것을 확인하였다.

역/촉감 햅틱 상호작용을 위한 "K-$Touch^{TM}$" API 개발 - 햅틱(Haptic) 개발자 및 응용분야를 위한 소프트웨어 인터페이스 - (Development of K-$Touch^{TM}$ API for kinesthetic/tactile haptic interaction)

  • 이범찬;김종필;류제하
    • 한국HCI학회논문지
    • /
    • 제1권2호
    • /
    • pp.1-8
    • /
    • 2006
  • 본 논문은 새로운 햅틱 API인 "K-$Touch^{TM}$"의 개발에 관한 것으로 역/촉감 상호작용이 가능하도록 설계된 소프트웨어 아키텍처이다. K-$Touch^{TM}$는 햅틱 세부 기술을 잘 알지 못해도 응용분야를 쉽게 제작할 수 있도록 구성되어 있으며, 햅틱 기술을 개발하는 개발자가 쉽게 개발 내용을 추가할 수 있도록 구성되어 있다. 그래픽 하드웨어 기반의 핵심 역감 알고리즘을 기반으로 개발된 K-$Touch^{TM}$ API는 가상 환경을 구성하는 다양한 데이터 형식(2D, 2.5D depth(height field), 3D polygon 및 볼륨 데이터)에 대한 햅틱 상호작용을 가능하게 하고, 새로운 햅틱 알고리즘 및 장치 개발에 필요한 소프트웨어 확장성을 제공함과 동시에 사용자가 쉽고 빠르게 햅틱 응용분야를 개발할 수 있도록 설계되었다. 아울러 햅틱 감각의 중요 요소인 역감 및 촉감 상호작용을 위해 기존의 햅틱 SDK 및 API와 달리 역/촉감을 동시에 렌더링할 수 있는 알고리즘이 개발되었다. 본 논문에서 제안하는 새로운 햅틱 API의 효용성을 검증하기 위해 다양한 응용분야의 예를 구현하였다. 새로운 햅틱 API인 K-Touch는 사용자 및 연구자에게 보다 효율적으로 햅틱 연구를 진행 할 수 있도록 도움을 주는 툴킷(Toolkit)으로써 중요한 역할을 할 것으로 기대된다.

  • PDF

진보된 캘린더 큐 스케줄러 설계방법론 (Advanced Calendar Queue Scheduler Design Methodology)

  • 김진실;정원영;이정희;이용석
    • 한국통신학회논문지
    • /
    • 제34권12B호
    • /
    • pp.1380-1386
    • /
    • 2009
  • 본 논문에서는 홈 네트워크에서 멀티미디어와 타이밍 트래픽을 처리하기 위해 디자인 된 CQS(Calendar Queue Scheduler)를 제안한다. VoIP, VOD, IPTV, 최선형(Beat-efforts) 트래픽 등 가택으로 유입되는 다양한 속성을 지닌 트래픽의 증가로 가택 내 QoS(Quality of Service) 관리의 필요성이 논의되고 있다. 이러한 제한된 환경에서 성공적으로 QoS를 보장하기 위해서는 각 애플리케이션이나 서비스 단위로 그룹을 형성하여 관리하는 것이 효과적이다. 본 연구에서는 단대단(end-to-end) QoS 측면에서 수신측 말단에 해당하는 홈 게이트웨이를 목표로 제한된 자원내에서 멀티미디어 및 타이밍 트래픽 처리와 큐 사이즈를 최적화시킨 CQS아키텍처를 하드웨어로 제안하였다. 또한, 각각의 모듈과 각각의 메모리에 대한 면적을 시뮬레이션하였다. Synopsys Design Compiler를 사용하여 Magnachip 0.18 CMOS 라이브러리로 합성하였을 때 각 모듈의 면적은 NAND($2{\times}1$) 게이트(11.09)를 기준으로 하였다. Memory의 비중이 전체 CQS에서 85.38%를 나타내고 있음을 알 수 있었다. 각 메모리 사이즈의 크기를 CACTI 5.3(단위는 mm^2)을 통하여 추출하였다. 메모리의 entry가 증가함에 따라 메모리 area의 증가 폭은 점점 더 증가하므로, 1 year 에 해당하는 day size의 결정이 전체 CQS 면적에 절대적인 영향을 미치게 된다. 본 논문에서 CQS를 하드웨어로 설계할 때 각 모듈의 설계 방법론과 각 모듈의 동작에 대하여 논하였다.

CPU-GPU환경에서 효율적인 메인메모리 접근을 위한 융합 프로세서 구조 개발 (A Development of Fusion Processor Architecture for Efficient Main Memory Access in CPU-GPU Environment)

  • 박현문;권진산;황태호;김동순
    • 한국전자통신학회논문지
    • /
    • 제11권2호
    • /
    • pp.151-158
    • /
    • 2016
  • 이기종시스템 구조(HSA)는 두 유닛의 각각에 메모리 폴(pools)이 가상메모리를 통해 공유할 수 있게 됨에 따라 CPU와 GPU 아키텍처의 오랜 문제를 해결하였다. 그러나 물리적 실제 시스템에서는 가상메모리 처리를 위해 GPU와 GPU 사이의 빈번한 메모리 이동으로 병목현상(Bottleneck)과 일관성 요청(Coherence request)의 오버헤드를 갖게 된다. 본 연구는 CPU와 GPU간의 효율적인 메인 메모리 접근방안으로 퓨전프로세서 알고리즘을 제안하였다. CPU가 요청한 처리할 메모리 영역을 GPU의 코어에 맞게 분배 제어해주는 기능으로 작업관리자(Job Manager)와 Re-mapper, Pre-fetcher를 제안하였다. 이를 통해 CPU와 GPU간의 빈번한 메시지도 감소되고 CPU의 메모리주소에 없는 Page-Table 요청이 낮아져 두 매체간의 효율성이 증대되었다. 제안한 알고리즘의 검증 방안으로 QEMU(:short for Quick EMUlator)기반의 에뮬레이터를 개발하고 CUDA(:Compute Unified Device. Architecture), OpenMP, OpenCL 등의 알고리즘과 비교평가를 하였다. 성능평가 결과, 본 연구에서 제안한 융합 프로세서 구조를 기존과 비교했을 때 최대 198%이상 빠르게 처리되면서 메모리 복사, 캐시미스 등의 오버헤드를 최소화하였다.

공공부문 EA 추진성과와 발전방안에 관한 연구 (The Study on Strategy Planning and Outcome of EA in the Public sector)

  • 이재두;김은주
    • 정보화연구
    • /
    • 제9권2호
    • /
    • pp.155-166
    • /
    • 2012
  • 최근 공공부문에서 EA(Enterprise Architecture)에 대한 관심이 다시 높아 졌다. EA성숙도 결과가 기관의 정보화 수준에 반영되고 비중도 커졌기 때문이다. EA발전에 대한 행정기관 정보화책임관의 참여도도 상승했다. 공공부문에서 EA연구가 '90년대 말부터 시작하여 '05년도 법제화, '06년도 성숙도 모델의 개발 등 제도화와 연계 되면서 IT 환경변화에도 많은 영향을 미치고 있다. 그러나 그간 도입 위주의 EA정책 추진, 전자정부 UN 평가 연속 1위 반열에서 EA역할 한계 노정, 사용자 친화적 대응체계 부족 등의 과제를 안고 있다. EA관련 연구측면에서도 모델과 성숙도 등 미시적 접근이 다수이고 공공정책으로 거시적 방향 제시는 드물다. 본 논문은 이러한 문제의식을 가지고 공공부문에서 향후 EA 정책방향을 어떻게 추진할 것인가에 대한 함의를 제공하고자 한다. 이를 위해서 EA 정책을 시계열적으로 조망하고 분석하고자 한다. 그리고 EA 정책과 기술, 지원시스템의 관점에서 그간의 성과를 분석하고 시사점을 제시한다. 아울러 EA와 관련된 이해당사자와 업무를 통해 나온 요구들을 각 영역별로 정리하고 그 성과와 향후과제들을 도출한다. 이런 결과를 통해 공공부문의 EA관련 이해당사자와 정보화관련 담당들에게 향후 EA추진에 대한 정책방향 설정을 지원함으로써 보다 효율적인 정보화 정책 추진에 도움을 주고자 한다.

ARM용 내장형 소프트웨어의 정적인 수행시간 분석 도구 (Static Timing Analysis Tool for ARM-based Embedded Software)

  • 황요섭;안성용;심재홍;이정아
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제11권1호
    • /
    • pp.15-25
    • /
    • 2005
  • 내장형 시스템에서 응용 프로그램을 구동시킬 때는 일련의 태스크들의 집합을 수행하여야 한다. 이러한 태스크들은 특정 하드웨어로 구현 될 수도 있고, 특정 프로세서에서 구동되는 소프트웨어로 구현될 수도 있다. 내장형 시스템에서 응용 프로그램을 구동시키기 위하여 하드웨어/소프트웨어의 자원 선택 및 작업 분할이 필요하게 되고 이때 하드웨어 및 소프트웨어의 성능 예측이 이용된다. 하드웨어 성능 예측과 달리 소프트웨어 성능 예측은 구동 환경과 밀접한 관계가 있으며, 하드웨어 소프트웨어 통합 설계를 위하여 최적 및 최악의 수행 시간 경계를 예측하는 것은 중요한 문제이다. 수행 시간 경계의 엄격한 예측은 저 비용의 프로세서를 사용할 수 있게 하며, 시스템 비용을 낮추는데 도움을 준다. 본 논문에서는 ARM용 내장형 시스템을 고려하여, loop문의 반복 횟수 경계 값과 프로그램의 추가적인 경로 호출 정보를 이용하여, 수행 시간의 경계를 최대한 실제 값에 접근하도록 예측하는 도구를 개발하였다. 개발된 도구는 현재 i960과 m68k 아키텍처를 지원하는 "Cinderella"라는 시간 분석 도구를 기본 도구로 활용하고 있다. ARM 프로세서를 지원하기 위하여 제어흐름과 디버깅 정보를 추출할 수 있는 ARM ELF 목적 파일 모듈을 추가하고, ARM 명령어 집합을 처리할 수 있는 모듈을 기존 도구에 추가하였다. 여러 가지 벤치마크 프로그램을 대상으로 실시한 실험 결과, 임의의 입력 데이타를 이용하고 수행 횟수를 고려한 ARMulator의 수행 시간이 구현된 도구에서의 정적인 수행 시간 예측 경계 값으로 들어오는 것을 확인할 수 있었다.

안전분석 기법과 SysML 기반의 아키텍처 산출물의 연계성 확보를 통한 BCT 시스템의 안전 무결성 확보에 관한 연구 (On Ensuring the Safety Integrity of the BCT System through Linkage Safety Analysis Techniques and SysML-based Architecture Artifact)

  • 김주욱;오세찬;심상현;김영민
    • 한국산학기술학회논문지
    • /
    • 제17권8호
    • /
    • pp.352-362
    • /
    • 2016
  • 오늘날 산업 기술의 발달에 따른 고도화로 인해, 최근 우리 사회에 고속열차에 이어 무인운영 도시철도에 이르기까지 다양한 열차 시스템들이 개발 및 운용되고 있는 추세에 있다. 특히, 본 연구에서 대상으로 다룬, 도시철도 도메인에서는 기존 철도차량에 대해서 신호 제어 시스템을 운용하는 환경에서 보다 복잡화된 운용개념을 지원하기 위한 신규 신호 시스템 체계의 도입이 필요로 하고 있다. 또한, 기존의 존재하지 않은 컨셉을 바탕으로 개발되는 신호 시스템은 철도를 이용하는 승객들의 인적 피해를 최소화하기 위한 노력이 필요로 하고 있다. 본 연구에서는 신규 시스템 개발에 참여하는 다양한 도메인 엔지니어로 하여금 동일한 시각 제공과 통합된 방법론을 바탕으로 효율적인 신호시스템 설계 및 안전 활동을 위한 방법론을 제시 하고자 한다. 따라서, 서로 상이한 도메인 영역의 연계성 확보를 통해 향후 신규 시스템 설계시 보다 안전성 확보를 통한 설계적 무결성을 확보할 수 있는 방법론이 될 수 있을 것이다.

DDMB 구조에서의 런타임 메모리 최적화 알고리즘 (Run-time Memory Optimization Algorithm for the DDMB Architecture)

  • 조정훈;백윤흥;권수현
    • 정보처리학회논문지A
    • /
    • 제13A권5호
    • /
    • pp.413-420
    • /
    • 2006
  • 대부분의 디지털 신호 처리기 (Digital Signal Processor)는 두 개 이상의 메모리 뱅크를 가지는 하버드 아키텍처 (Harvard architecture)를 지원한다. 다중 메모리 뱅크 중에서 하나는 프로그램용으로 나머지는 데이터용으로 사용하여 프로세서가 한 명령어 사이클에 메모리의 여러 데이터에 동시 접근을 가능하게 한다. 이전 연구에서 우리는 다중 메모리 뱅크에 효율적으로 데이터를 할당하는 방법에 대하여 논하였다. 본 논문에서는 이전 연구의 확장으로 런타임 메모리의 최적화에 대한 우리의 최근 연구에 대하여 소개한다. 듀얼 데이터 메모리 뱅3(Dual Data Memory Bank)를 효율적으로 이용하기 위해 각 메모리 뱅크에 할당된 변수를 관리하기 위한 독립적인 두 개의 런타임 스택이 필요하다. 프로시저에 대한 두 메모리 뱅크의 활성화 레코드(Activation Record)의 크기는 각 메모리 뱅크에 할당된 변수의 개수가 일정하지 않기 때문에 다를 수 있다. 따라서 여러 개의 프로시저가 연속으로 호출될 때 두 개의 런타임 스택의 크기가 크게 달라질 수 있다. 이러한 두 메모리 뱅크 사이의 불균형은 하나의 메모리에 여유 공간이 있음에도 불구하고 다른 하나의 메모리 뱅크의 사용량이 온칩 메모리(on-chip memory)범위를 초과하는 원인이 될 수 있다. 본 논문에서는 온칩 메모리를 효율적으로 사용하기 위해 두 런타임 스택의 균형 맞추기를 시도했다. 본 논문에서 제안하는 알고리즘은 상대적으로 단순하지만 효율적으로 런타임 메모리를 사용할 수 있다는 것을 실험결과를 통해 보여주고 있다.

고성능 플래시 메모리 솔리드 스테이트 디스크 (A High Performance Flash Memory Solid State Disk)

  • 윤진혁;남이현;성윤제;김홍석;민상렬;조유근
    • 한국정보과학회논문지:컴퓨팅의 실제 및 레터
    • /
    • 제14권4호
    • /
    • pp.378-388
    • /
    • 2008
  • 플래시 메모리는 전력 소모가 작고 충격과 진동에 강하며 크기가 작다는 특성 때문에 최근 노트북이나 UMPC(Ultra Mobile PC)와 같은 이동 컴퓨팅 시스템에서 하드디스크를 대체할 대용량 저장 매체로서 주목 받고 있다. 플래시 메모리에 기반한 저장 장치는 일반적으로 랜덤 읽기 성능이나 순차 읽기, 순차 쓰기 성능이 매우 좋은데 비해, 덮어쓰기가 불가능한 플래시 메모리의 물리적인 제약으로 인하여 소량의 랜덤 쓰기 성능은 떨어진다. 본 논문은 이 문제를 해결하기 위한 두 가지 중요한 특징을 갖는 SSD(Solid State Disk) 아키텍처를 제안하였다. 첫 번째로 비휘발성 이면서도 SRAM과 동일한 인터페이스로 덮어쓰기가 가능한 작은 크기의 FRAM(Ferroelectric RAM)을 NAND 플래시 메모리와 함께 사용하여 소량 쓰기 오버헤드를 최소화하였다. 두 번째, 호스트 쓰기 요청들도 소량 랜덤 쓰기와 대량 순차 쓰기로 분류하여 각각에 대해 최적의 쓰기 버퍼 관리 방법을 적용하였다. 평가 보드 상에서 SSD 프로토타입을 구현하고 PC 사용 환경의 워크로드에 기반한 벤치마크를 이용하여 성능을 평가해 본 결과 랜덤 패턴을 보이는 워크로드에서는 하드디스크나 기존의 상용 SSD들에 비해 처리율(throughput) 측면에서 3배 이상의 성능을 보였다.