• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.24 no.5
• /
• pp.129-134
• /
• 2024

Radar signal processing boards have been widely used in embedded systems with architectures including DSPs and FPGAs. There is high-speed real-time communication between DSP and FPGA, high-speed real-time communication between DSP and DSP, and high-speed communication between FPGA and external radar components. This paper describes general communication interfaces such as memory and External Memory Interface (EMIF), HyperLink between DSP, SRIO (Serial Rapidio) between FPGA and DSP, PCIe (PCI Express), RS422 communication with FPGA and external components for DSP to boot, and describes how to implement high communication performance using these interfaces. In particular, high-speed communication between DSP and FPGA is explained by analyzing speed and performance. And previously, it describes how to receive a lot of information at high speed via RS422 communication, from the method of parallel processing individual signals through multiple signals in order to control the external radar components and receive information. The new method improves the communication speed and performance of the radar signal processing board.

• KIPS Transactions on Software and Data Engineering
• /
• v.6 no.3
• /
• pp.125-134
• /
• 2017

The SOA (Service Oriented Architecture) based softwares are escalated because of quickly coping with business requirement. SOA can not apply to existing test method because of loosely coupled service and massage exchange architecture. In this paper, we suggest a method of test case generation using BPMN (Business Process Model and Notation). First we model processes, then make Business Flow Graph (BFG). After searching the euler path through symmetrized BFG about input and output degrees, we generate test cases. A method of test case generation using BPMN can apply at SOA-based system, and reduce the number of test cases.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.5
• /
• pp.112-120
• /
• 2013

In this paper, we propose high-performance H.264/AVC CAVLC encoder for UD video real time processing. Statistical values are obtained in one cycle through the parallel arithmetic and logical operations, using non-zero bit stream which represents zero coefficient or non-zero coefficient. To encode codeword per one cycle, we remove recursive operation in level encoding through parallel comparison for coefficient and escape value. In oder to implement high-speed circuit, proposed CAVLC encoder is designed in two-stage {statical scan, codeword encoding} pipeline. Reducing the encoding table, the arithmetic unit is used to encode non-coefficient and to calculate the codeword. The proposed architecture was simulated in 0.13um standard cell library. The gate count is 33.4Kgates. The architecture can support Ultra Definition Video ($3840{\times}2160$) at 100 frames per second by running at 100MHz.

• Proceedings of the Korean Information Science Society Conference
• /
• 2000.10c
• /
• pp.257-259
• /
• 2000

VOD나 영상회의 등과 같은 실시간 서비스를 이용하는 사용자가 급속도로 증가함에 따라 QoS 보장이라는 새로운 요구사항이 등장하였지만 현재 인터넷의 Best-effort 방법으로는 QoS 보장을 완전히 지원하지 않고 있다. 이를 해결하기 위한 방법에는 망 차원의 QoS 아키텍처 이외에도 사용자가 원하는 QoS 보장을 위한 애플리케이션 레벨 QoS 정의와 DiffServ와 같은 새로운 망에서의 QoS 지원을 위한 체계적 정보가 필요하며 이러한 정보를 저장하고 관리할 실시간 서비스에 맞는 정보 저장소가 요구되고 있다. 따라서 본 논문에서는 대표적인 실시간 서비스인 VOD 서비스의 QoS 보장을 위해 필요한 정보들을 추출하여 디렉토리 객체로 정의하고, 효율적인 탐색이 가능한 확장된 디렉토리 시스템을 설계한다. LEAP(Lightweight Directory Access Protocol)을 이용하여 정보를 액세스하는 디렉토리 시스템은 저장소의 물리적 위치에 대한 제약 없이 정보의 분산 및 접근을 용이하게 하며, 논리적인 트리 구조에 따르는 빠른 검색을 가능하게 한다.

• Proceedings of the Korean Society of Computer Information Conference
• /
• 2014.01a
• /
• pp.1-4
• /
• 2014

Although physical modeling synthesis is becoming more and more efficient in rich and natural high-quality sound synthesis, its high computational complexity limits its use in portable devices. This constraint motivated research of single-instruction multiple-data many-core architectures that support the tremendous amount of computations by exploiting massive parallelism inherent in physical modeling synthesis. Since no general consensus has been reached which grain sizes of many-core processors and memories provide the most efficient operation for sound synthesis, design space exploration is conducted for seven processing element (PE) configurations. To find an optimal PE configuration, each PE configuration is evaluated in terms of execution time, area and energy efficiencies. Experimental results show that all PE configurations are satisfied with the system requirements to be implemented in portable devices.

• Journal of Information Technology Applications and Management
• /
• v.12 no.2
• /
• pp.107-128
• /
• 2005

Recently a new IT planning effort, Enterprise Architecture (EA), is being carried out by a number of organizations. According to many previous studies, this EA effort intrinsically differs from information systems planning (ISP). In practice, however, it is often performed just like ISP, pursuing identical objectives with just a few more modeling methods. It might lead to a misunderstanding that EA is no different from ISP. In an effort to clarify the difference, we investigate how these two planning efforts differ one from another in richness of architectural description. 19 RFP(request for proposal)s were empirically analyzed to see the difference between EA and ISP in terms of the richness of architectural description.

• Proceedings of the Korea Multimedia Society Conference
• /
• 2004.05a
• /
• pp.310-313
• /
• 2004

자바는 컴파일러에 의해 아키텍처 독립적인 바이트코드로 구성된 바이너리 형태의 클래스 파일을 생성하면 JVM에 의해 하드웨어와 운영체제에 상관없이 실행이 가능한 플랫폼 독립적인 언어로 현재 가장 널리 사용되는 범용 프로그램 언어중 하나이다. EVM(Embedded Virtual Machine)은 Microsoft사의 .NET 언어와 SUN사의 Java 언어등을 모두 수용할 수 있는 임베디드 시스템을 위한 가상기계이며, SIL(Standard Intermediate Language)은 EVM에서 실행되는 중간언어로 다양한 프로그래밍 언어를 수용하기 위해서 객체지향 언어와 순차적 언어를 모두 수용하기 위한 연산 코드 집합을 갖고 있다. 본 논문에서는 자바 프로그램을 EVM에서 실행 될 수 있도록 자바 프로그램을 컴파일하여 생성된 클래스 파일로부터 Oolong 코트를 추출하고 추출된 Oolong 코드를 EVM의 SIL 코드로 변환하는 Oolong-to-SIL 번역기 시스템을 구현하였다. 번역기 시스템을 정형화하기 위해 Oolong 코드의 명령어 등을 문법으로 작성하였으며, PGS를 통해 생성된 어휘 정보를 가지고 스캐너를 구성하였고, 파싱테이블을 가지고 파서를 설계하였다 파서의 출력으로 AST가 생성되면 번역기는 AST를 탐색하면서 의미적으로 동등한 SIL 코드를 생성하도록 번역기 시스템을 컴파일러 기법을 이용하여 모듈별로 구성하였다. 이와 같이 번역기를 구성함으로써 목적기계의 중간언어 형태에 따라 중간언어 번역기를 자동으로 구성할 수 있어 재목적성(Retargetability)을 높일 수 있다.

• Electronics and Telecommunications Trends
• /
• v.34 no.4
• /
• pp.32-42
• /
• 2019

The performance of machine learning algorithms significantly depends on how a configuration of hyperparameters is identified and how a neural network architecture is designed. However, this requires expert knowledge of relevant task domains and a prohibitive computation time. To optimize these two processes using minimal effort, many studies have investigated automated machine learning in recent years. This paper reviews the conventional random, grid, and Bayesian methods for hyperparameter optimization (HPO) and addresses its recent approaches, which speeds up the identification of the best set of hyperparameters. We further investigate existing neural architecture search (NAS) techniques based on evolutionary algorithms, reinforcement learning, and gradient derivatives and analyze their theoretical characteristics and performance results. Moreover, future research directions and challenges in HPO and NAS are described.

• Annual Conference of KIPS
• /
• 2010.04a
• /
• pp.934-937
• /
• 2010

최근 기업들의 정보 시스템들은 비즈니스 환경이 나날이 복잡해지고, 기업 운영에 요구되는 비즈니스 서비스들이 급격하게 변화되고 있다. 이러한 변화에 유연하고 민첩하게 대응하기 위한 해결책으로 서비스 지향 아키텍처(SOA : Service Oriented Architecture)에 대한 관심이 확대되고 있다. 특히 SOA가 제공하는 통합용이성, 재사용성, 확장성, 조직기민성 등의 실익으로 인해 많은 기업들은 SOA를 도입하고자 노력하고 있다. 하지만 SOA는 성능에 문제점을 가지고 있으며 대형 벤더들은 이를 해결하고자 노력해왔다. 본 논문에서는 SOA의 성능에 관한 문제점을 개선하기 위해 이전에 제시된 방법들에 대해 알아보고, SOA의 성능을 개선하고 서비스간의 메시지 전달횟수를 줄이기 위해 중계서비스를 사용하는 방법을 제안한다. 그리고 서비스를 탐색하고 서비스를 이용하는데 걸리는 시간을 줄이기 위해 서비스 리포지토리 캐쉬화 하는 방법을 제안한다.

• Annual Conference of KIPS
• /
• 2009.04a
• /
• pp.512-514
• /
• 2009

새로운 임베디드 프로세서를 설계하거나 재설계하는 경우에 실제 하드웨어로 구현하기 전에 프로세서의 다양한 성능확인과 개선을 위해 소프트웨어적으로 검증할 수 있는 시뮬레이터와 같은 실험환경의 구축은 하드웨어 설계자 및 임베디드 소프트웨어 개발자에게 중요한 요소이다. 본 논문에서는 임베디드 프로세서 설계자의 아키텍처 탐색과 성능측정 환경을 지원하기 위해 임베디드 프로세서를 위한 시뮬레이터를 인스트럭션-셋 캄파일 방식으로 설계한 후 모델을 제시한다. 또한 시뮬레이터를 구성하는 각 요소에 대한 기능적, 연결성 기술을 통해 실제적인 개발에 활용될 수 있도록 한다.