• 전기의세계
• /
• v.41 no.11
• /
• pp.8-15
• /
• 1992

요즘 자기 스스로 움직이면서 간단한 동작을 명령대로 수행하는 마이크로 머신을 만드는 꿈과같은 이야기를 현실에 한발 가까이 하는 연구가 활발히 진행되고 있다. 즉, IC칩을 제작하는 미세반도체 소자 제조공정으로 수십 내지는 수백미크론 크기의 기계구조물이나 모터, 액츄에이터를 실리콘 기판 위에 제작하는 것이 가능하게 되었다. 이러한 연구분야는 1980년대 중반부터 미국, 일본, 유럽등지에서 시작되었다. 이 연구분야를 IEEE에서는 MEMS(Micro Electro Mechanical Systems)라 부르며, 매년 2월 IEEE주최로 이에 관한 International conference가 열리고 있고, 이분야에 대한 Journal도 1992년부터 발행하고 있다. MEMS를 미국에서는 NSF(National Science Foundation)에서 일본에서는 통산성에서 지원하고 있으며 현재 재료, 제작기술, 소자(센서, 액츄에이터), 시스템, 응용, 마이크로 이공학등에 관한 연구가 진행되고 있다. 이 분양의 파급효과는 의공학이나 유전자공학 뿐만이 아니라 공학에도 매우 크리라 예상된다.

• Proceedings of the KIEE Conference
• /
• 2002.07c
• /
• pp.1979-1981
• /
• 2002

새로운 방식의 일체형 flexible sensor module을 제작하였다. MEMS공정을 이용하여 제작된이 센서 모듈은 배선기판은 물론 strain sensor 역시 임의의 곡면에 실장을 위해 자유로운 굽힘이 가능하도록 제작되었다. 실리콘웨이퍼에 구현된 piezoresistor 스트레인 센서는 release-etch 방법을 통해 웨이퍼로부터 분리되어, 폴리이미드를 기판으로 하는 Flexible Sensor Array Module로 완성되었다. 소자와 기판을 따로 제작한 후 조립하는 기존의 방식에 비해, 웨이퍼 위에서 flexible 기판을 형성하여 수율이 높고 사진공정의 정밀도를 그대로 보전한 기판과 센서 어레이의 패키징이 가능하였으며, 칩을 기판에 실장하기 위한 정밀한 조립공정도 불필요하였다. 폴리이미드 기판은 전기도금을 통해 회로를 구성하여 1단계 패키징 (die to chip carrier)과 2단계 패키징 (chip to substrate)을 웨이퍼 레벨에서 완성하였다. 마지막으로 불산 용액을 통해 희생층을 제거함으로서 웨이퍼로 부터 센서어레이 모듈을 분리 하였다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 1996.05a
• /
• pp.220-223
• /
• 1996

Mechanical properties of Plasma-Enhanced Chemical Vapor Deposited (PECVD) silicon nitride thin film was studied to determine the feasibility of the film as a passivation layer over the aluminum bonding areas of integrated circuit chips. Ultimate strain of the films in thicknesses of about 5 k${\AA}$ was measured using four-point bending method. The ultimate strain of these films was constant at about 0.2% regardless of residual stress. Intrinsic and residual stresses of these films were measured and compared with thermal shock and cycling test results. Comparison of the results showed that more tensile films were more susceptible to crack- induced failure.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 1994.10a
• /
• pp.144-149
• /
• 1994

반도체 산업계에 있어서 IC 등을 주류로 하는 마이크로칩의 생산성 및 성능이 현저히 성장하여 많은 경제효과를 가져오고 있다. 이와함께 전자부품에 사용되어지는 취성재료의 종류 및 그양도 점점 증가하는 추세이다. 이러한 취성재료의 절단에는 초극박의 다이야몬드 브레이드가 널리 사용되어지고 있다. 실리콘웨이퍼와 같은 취성재료의 다이싱가공에서 문제가 되고있는것은 칩핑과 사행현상의 발생이다. 사행현상의 원인으로서는 브레이드축면의 비대칭성,절삭날의 둔화,숫돌축과 이송방향의 위치결정오차,후렌지 단면의 흔들림등을 들수 있다. 그러나, 사행의 발생영역과 사행이 계속되는 이유에 대해서는 전혀 검토되어진바 없는것이 현실이다. 본 연구에서는 다이싱가공시의 사행현상에 주목해서 사행현상의 발생영역을 명확하게 함과 동시에 AE 센서를 이용하여 인프로세서로 사행현상의 검출방법을 개발하는 것을 목적으로 한다.

• Proceedings of the Korean Society of Precision Engineering Conference
• /
• 2004.05a
• /
• pp.90-90
• /
• 2004

반도체 집적회로 제작 기술을 기반으로 하여 각종 물리량 감지를 위한 미세기계구조물과 각종 물리량의 전기신호로의 변화, 증폭, 보정을 위한 전자회로를 동시에 제작하여 하나의 칩 상에 집적화시킬 수 있는 MEMS 기술이 등장하게 됨에 따라 센서의 소형화, 경량화, 다기능화, 고성능화와 함께 비용을 최소화할 수 있는 장점을 가진 반도체 센서가 급격하게 개발되어 자동차 산업에 상용화되고 있다. 특히 반도체 압력센서는 엔진 제어용 MAP센서에서 가장 먼저 상품화되었으며, 현재 타이어압 센서 그리고 탱크 연료압력센서가 상품화되었고, 에어콘 압력 센서등도 실리콘 센서로 대체하기 위한 단계에와 있다.(중략)

• Journal of the Microelectronics and Packaging Society
• /
• v.9 no.4
• /
• pp.25-29
• /
• 2002

We have fabricated a vertical trench Hall device which is sensitive to the magnetic field parallel to the sensor surface. The vertical trench Hall device has been built on SOI wafer which is produced by silicon direct bonding technology using bulk micromachining, where buried $SiO_2$ layer and surround trench define active device volume. Sensitivity up to 150 V/AT has been measured.

• Journal of the Korean Society of Industry Convergence
• /
• v.12 no.4
• /
• pp.215-219
• /
• 2009

A packaging technology based on flip-chip bonding and Pb-free solder for silicon pressure sensors on printed circuit board (PCB) is presented. First, the bump formation process was conducted by Pb-free solder. Ag-Sn-Cu solder and the pressed-screen printing method were used to fabricate solder bumps. The fabricated solder bumps had $189-223{\mu}m$ width, $120-160{\mu}m$ thickness, and 5.4-6.9 standard deviation. Also, shear tests was conducted to measure the bump shear strength by a Dage 2400 PC shear tester; the average shear strength was 74 g at 0.125 mm/s of test speed and $5{\mu}m$ shear height. Then, silicon pressure sensor packaging was implemented using the Pb-free solder and bump formation process. The characteristics of the pressure sensor were analogous to the results obtained when the pressure sensor dice are assembled and packaged using the standard wire-bonding technique.

• Korean Journal of Metals and Materials
• /
• v.48 no.6
• /
• pp.557-564
• /
• 2010

Formation of Sn through-silicon-via (TSV) and its interconnection processes were studied in order to form a three-dimensional interconnection structure of chip-stack packages. Different from the conventional formation of Cu TSVs, which require a complicated Cu electroplating process, Sn TSVs can be formed easily by Sn electroplating and reflow. Sn via-filling behavior did not depend on the shape of the Sn electroplated layer, allowing a much wider process window for the formation of Sn TSVs compared to the conventional Cu TSV process. Interlocking joints were processed by intercalation of Cu bumps into Sn vias to form interconnections between chips with Sn TSVs, and the mechanical integrity of the interlocking joints was evaluated with a die shear test.

• Journal of the Microelectronics and Packaging Society
• /
• v.15 no.2
• /
• pp.37-45
• /
• 2008

In this study, reliabilities of Cu (60 um)/SnAg (20 um) double-bump flip chip assemblies were investigated for the flip chip interconnections on organic substrates with 100 um pitch. After multiple reflows at $250^{\circ}C\;and\;280^{\circ}C$, bump contact resistances were almost same regardless of number of reflows and reflow temperature. In the high temperature storage test, there was no bump contact resistance change at $125^{\circ}C$ up to 2000 hours. However, bump contact resistances slightly increased at $150^{\circ}C$ due to Kirkendall voids formation. In the electromigration test, Cu/SnAg double-bump flip chip assemblies showed no electromigration until about 600 hours due to reduced local current density. Finally, in the thermal cycling test, thermal cycling failure mainly occurred at Si chip/Cu column interface which was found out the highest stress concentration site in the finite element analysis. As a result, Al pad was displaced out under thermal cycling. This failure mode was caused by normal compressive strain acting Cu column bumps along perpendicular direction of a Si chip.

• Korean Journal of Optics and Photonics
• /
• v.31 no.5
• /
• pp.213-217
• /
• 2020

In this study we report a wet-etching-based fabrication method for adiabatic optical-fiber tapers (OFTs), and describe their adiabaticity and HE₁₁ mode evolution at a wavelength of 1550 nm. The profile of the fabricated system satisfies the adiabaticity properties well, and the far-field pattern from the etched OFT shows that the fundamental HE₁₁ mode is maintained without a higher-order mode coupling throughout the tapers. In addition, the measured far-field pattern agrees well with the simulated result. The proposed adiabatic OFTs can be applied to a number of photonic applications, especially fiber-chip packages. Based on the fabricated adiabatic OFT structures, the optical transmission to the inversely tapered silicon waveguide shows large spatial-dimensional tolerances for 1 dB excess loss of ~60 ㎛ (silicon waveguide angle of 1°) and insertion loss of less than 0.4 dB (silicon waveguide angle of 4°), from the numerical simulation. The proposed adiabatic coupler shows the ultrabroadband coupling efficiency over the O- and C-bands.