• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.11a
• /
• pp.319-320
• /
• 2008

본 연구에서는 대기압하에서 고품질의 산화막 증착을 목적으로 TEOS(Tetraethyl Orthosilicate)를 이용하여 APCVD법(Atmospheric Pressure CVD)으로 실리콘 산화막을 증착하고 하였으며, 특성 비교를 위하여 ICP-CVD를 이용하여 $SiH_4$ 와 $N_2O$ source gas를 이용하여 산화막을 증착하였다. 트랜지스터 제작후 Semiconductor measurement system을 이용하여 TFT의 전기적 특성을 측정 하였으며, 결과적으로 유기 사일렌을 사용한 경우 보다 우수한 전기적 특성을 확인할 수 있었다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2006.06a
• /
• pp.186-187
• /
• 2006

본 논문에서는 PECVD를 이용하여 증착시킨 실리콘 산화막에 영향을 주는 파라미터 입력에 따른 박막의 특성을 평가하기 위하여 먼저 통계적 실험계획을 통해 산화막 특성에 유의한 영향을 미치는 요인을 분석하고, 분석된 결과를 이용하여 가장 유의한 교호작용을 신경망 모델링에서 입력파라미터로 포함시킴으로서 교호작용을 고려하지 않은 경우와의 학습결과를 비교하여 두가지 모델링 방법 중 교호작용을 고려한 신경망 모델의 경우가 PECVD의 물리적 현상을 더 명확히 설명할 수 있음을 확인했다.

• Journal of the Microelectronics and Packaging Society
• /
• v.16 no.4
• /
• pp.29-32
• /
• 2009

Dense and periodic arrays of nano-sized holes were patterned in oxide thin film on GaAs substrate. To obtain the nano-size patterns, self-assembling diblock copolymer was used to produce thin film of uniformly distributed parallel cylinders of polymethylmethacrylate (PMMA) in polystyrene (PS) matrix. The PMMA cylinders were removed with UV expose and acetic acid rinse to produce PS nanotemplate. By reactive ion etching, pattern of the PS template was transferred to under laid silicon oxide layer. Transferred patterns were reached to the GaAs substrate by controlling the dry etching time. We confirmed the achievement of etching through the removing oxide layer and observation of GaAs substrate surface. Optimized etching time was 90 to 100 sec. Pore sizes of the nanopattern in the silicon oxide layer were 20~22 nm.

• Journal of the Korean Ceramic Society
• /
• v.33 no.5
• /
• pp.572-582
• /
• 1996

The porous silicon was prepared in the condition of 70mA/cm2 and 5.10 sec and then oxidized at 800~110$0^{\circ}C$ MOS(Metal Oxide Semiconductor) structure was prepared by Al electrode deposition and analyzed by C-V (Capacitance-Voltage) characteristics. Dielectric constant of oxidized porous silicon was large in the case of low temperature (800, 90$0^{\circ}C$) and short time(20-30min) oxidation and was nearly the same as thermal SiO2 3.9 in the case of high temperature (110$0^{\circ}C$) and long time (above 60 min) It is though to be caused byunoxidized silicon in oxidized porous silicon film and capacitance increase due to surface area increment effect.

• Journal of the Korean Vacuum Society
• /
• v.6 no.2
• /
• pp.103-108
• /
• 1997

Silicon field emitter arrays (FEAs) have been fabricated by a novel method employing a two-step tip etch and a spin-on-glass (SOG) etch-back process using double layered thermal/tetraethylortho-silicate (TEOS) oxides as a gate dielectric. A partial etching was performed by coating a low viscous photo resist and $O_2$ plasma ashing on order to form the double layered gate dielectric. A small gate aperture with low gate leakage current was obtained by the novel process. The hight and the end radius of the fabricated emitter was about 1.1 $\mu\textrm{m}$ and less than 100$\AA$, respectively. The anode emission current from a 256 tips array was turned-on at a gate voltage of 40 V. Also, the gate current was less than 0.1% of the anode current.

• Journal of the Korean Ceramic Society
• /
• v.35 no.3
• /
• pp.259-263
• /
• 1998

WSi2/CVD-Si/SiO2/Si-substrate의 폴리사이드 구조에서 실리콘 증착 POCl3 확산 그리고 WSi2 증착 유무에 따른 Thin oxide 특성을 연구했다 WSi2 막을 증착하지 않은 CVD-Si/SiO2/Si-substrate 구조에서 CVD-Si을 po-lycrystalline-Si으로 증착한 시편이 amorphous-Si을 증착한 시편보다 산화막 불량이 적다 WSi2 를 증착시킨 WSi2/CVD-Si/SiO2./Si-substrate의 구조에서 CVD-Si의 polycrystalline-Si 혹든 amorphous-Si 의 막 증착에 따른 thin oxide의 불량율 차이는 미미하다 산화막 불량은 CVD-Si에 확산시킨 인(P) 증가 즉 면저항(sheet resistance) 감소로 증가한다. Thin oxide의 절연특성은 WSi2 증착으로 저하된다 WSi2 증착으로 산화막 두께는 증가하나 막 특성은 열등해져 산화막 절연성이 떨어진다.

• Electrical & Electronic Materials
• /
• v.3 no.3
• /
• pp.178-186
• /
• 1990

다결정 실리콘 상의 텅스텐 시리사이드 막의 Si/W 조성비, 저항 및 응력을 측정함으로써 어닐링과 산화에 따른 막 특성의 변화를 조사하였다. 막형성 직후의 텅스텐 시리사이드 막의 Si/W 조성비는 2.6이었으나 어닐링 후에는 2.4-2.6으로 산화후에는 2.0-2.3으로 감소하였다. 비저항은 막형성 직후에는 41.2.OMEGA./$\square$ 로, 산화후에는 4.3.OMEGA./$\square$으로 감소하였다. 또한 텅스텐 실리사이드 막의 응력은 SiH$_{4}$유량의 증가에 따라 감소하였으며 어닐링후에는 증가하였다. 그밖에 과잉의 Si, 도펀트 P 그리고 막내에 유입된 F와 H등은 열처리시 실리사이드/다결정 Si 및 실리사이드/SiO$_{2}$의 계면으로 이동하여 응력의 증가를 초래하는 것으로 보인다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.316-316
• /
• 2013

실리콘(Si)은 이미지 센서, 포토검출기, 태양전지등 반도체 광전소자 분야에서 널리 사용되고 있는 대표적인 물질이다. 이러한 소자들은 광추출 또는 광흡수 효율을 향상시키는 것이 매우 중요하다. 그러나 Si의 높은 굴절율은 표면에서 30% 이상의 반사율을 발생시켜 소자의 성능을 저하시킨다. 따라서, 표면에서의 광학적 손실을 줄이기 위한 효과적인 무반사 코팅이 필요하다. 최근, 우수한 내구성과 광대역 파장 및 다방향성에서 무반사 특성을 보이는 서브파장 주기를 갖는 나노격자(subwavelength grating, SWG) 구조의 형성 및 제작에 관한 연구가 활발히 진행되고 있다. 이러한 구조는 경사 굴절율 분포를 가지는 유효 매질을 형성시킴으로써 Fresnel 반사율을 감소시킬 수 있어 반도체 소자 표면에서의 광손실을 줄일 수 있다. 그러나, SWG나노구조는 식각에 의한 표면 결함(defects)들이 발생하게 된다. 이러한 결함은 표면에서의 재결합 손실을 발생시켜 소자의 성능을 크게 저하시킨다. 이러한 문제를 해결하기 위해, 표면 보호막 및 무반사 코팅 층을 목적으로 하는 산화막을 표면에 형성시키기도 한다. 따라서 본 실험에서는 레이저간섭리소그라피 및 건식 식각을 이용하여 Si 기판에 SWG 나노구조를 형성하였고, 제작된 샘플 표면 위에 실리콘 산화막(SiOx)을 furnace를 이용하여 형성시켰다. 제작된 샘플들의 표면 및 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-vis-NIR spectrophotometer 를 사용하여 빛의 입사각에 따른 반사율을 측정하였고, 표면 접촉각 측정 장비를 이용하여 표면 wettability를 조사하였다.

• Korean Journal of Materials Research
• /
• v.5 no.6
• /
• pp.706-714
• /
• 1995

Silicon oxide thin films were deposited by remote plasma chemical vapor deposition (RPCYD). The effect of the operating variables, such as plasma power, deposition temperature and partial pressure of reactant on the material Properties of the silicon oxide film was investigated. By XPS, it was found out that the film was suboxide (O/Si<2) and small amount of nitrogen due to the plasma excitation was accumulated at the Si/SiO$_2$interface. The amount of dangling bonds at the Si/SiO$_2$interfaces were measured by ESR and the concentration of hydrogen bond was obtained by SIMS and FT-IR. The bond angle distribution(d$\theta$/$\theta$) was shown to be similiar to thermal oxide above 20$0^{\circ}C$ but the etch rate was higher than that of the thermal oxides due to the structural difference and the stress between silicon substrate and silicon oxide film.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2004.07b
• /
• pp.977-980
• /
• 2004

본 논문에서는 저가 고효율 태양전지를 제작하기 위하여 p형 다결정 실리콘 기판을 사용하여 수산화 칼륨(KOH)이 포함된 용액에 Saw damage 과정 후 불산이 함유된 용액에 전기화학적 양극산화 과정으로 실리콘 웨이퍼 표면에 요철을 형성하여 다공성 실리콘을 형성 하였다. 본 논문은 전기화학적 에칭방법으로 기존의 진공장비로 제작된 반사방지막의 반사율만큼 감소된 다공성 실리콘 반사방지막을 형성하였다. 전자빔 증착기(e-beam evaporator)로 단층으로 형성된 $TiO_2$의 반사방지막은 400-1000 nm의 파장 범위에서 4.1 %의 평균 반사율을 가졌으며, 양극산화과정으로 형성된 다공성 실리콘은 400-1000 nm의 파장의 범위에서 4.4 %의 평균 반사율을 가졌다. 본 연구는 태양전지의 반사방지막 형성을 기존의 제작 방법보다 간단하고 저렴한 방법으로 접근하여 태양전지의 변환효율을 상승하는데 목적을 두었다.