• 대한전자공학회논문지
• /
• 제26권4호
• /
• pp.67-72
• /
• 1989

부분산화공정(LOCOS : local oxidation of silicon)에서 발생하는 새부리의 길이를 줄이기 위하여 상온 플라즈마 질화막을 잉요한 시로운 공정에 대해 연구하였다. 400W, 100kHz의 교류 전력에 의한 질소 플라즈마로 실리콘 위에 두께가 $100{\AA}$ 미만의 균일한 실리콘 질화막을 형성시킬 수 있었다. 이렇게 형성된 질화막은 실리콘을 4000${\AA}$두께로 산화시키는 공정에서 실리콘의 산화를 효과적으로 방지할 수 있었고 새부리의 길이를 0.2${mu}m$로 감소시킬 수 있다는 것을 SEM 단면도로 확인하였다. 이 길이는 두꺼운 LPCVD 질화막을 이용한 기존의 부분산화공정에서의 0.7${mu}m$ 보다 훨씬 줄어든 것이다. Secco에칭 후 SCM으로 단면을 보았을때 새부리 근처에서 결정 결함을 관찰할 수 없었다. 이 새로운 LOCOS공정으로 $N^+/P^-\;well,\;P^+/N^-$ well 다이오드를 만들어 누설전류를 측정하였다. 그 결과 기존의 LOCOS 공정에 의한 성질보다 우수하거나 동등한 성질을 나타내었다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.82-82
• /
• 2011

본 연구에서는 이온빔 스퍼터링 방법으로 증착한 Cr2O3, Ta2O5, HfO2 산화물박막의 구조적 특성변화를 관찰하였다. 금속박막에서 표면이 산화되는 문제를 해결하기위하여 산화물 박막을 증착시켰다. 이온빔 스퍼터링으로 박막 증착 시 산화물 타겟을 사용할 때 발생되는 전하의 영향을 상쇄하기 위하여 neutralizer를 사용하였다. 박막 증착 후 XRR (X-ray Reflectometer)을 이용하여 박막의 두께, 거칠기 및 밀도를 확인하였으며, AFM (Atomic Force MicroScope)을 통하여 증착한 박막표면 거칠기 측정을 하여 XRR로 얻은 데이터와 비교하여 살펴보았다. 또한 XPS (X-ray photoelectron spectroscopy)측정을 통해 제조된 박막의 화학적 결합상태를 확인하였다. 여러 가지 조건변화와 기판의 차이에 따라 제작된 산화물 박막 중 실리콘 기판을 사용하여 증착시킨 박막은 XRR측정시 반사율 곡선에서 자연 산화막에 의한 영향이 나타났다. 반면 glass나 sapphire에 증착시킨 산화물 박막은 실리콘기판에서 나타난 자연 산화막의 영향을 받지 않음을 확인하였다. 기판과 산화물 박막사이에 계면층에 나타나는 영향을 최소화시킴으로써 양질의 박막을 제작할 수 있을 것으로 기대된다.

• 전자공학회논문지D
• /
• 제35D권12호
• /
• pp.68-74
• /
• 1998

본 논문에서는 electron cyclotron resonance (ECR) N₂O-플라즈마 산화막을 게이트 산화막으로 사용한 다결정 실리콘 박막 트랜지스터 (TFT)의 성능과 단채널 특성에 대하여 연구하였다. ECR NE₂O-플라즈마 게이트 산화막을 사용한 소자는 열산화막을 이용한 경우에 비해 우수한 성능과 억제된 단채널 효과를 나타낸다. 얇은 ECR N2O-플라즈마 산화막을 사용하여 n채널 TFT의 경우 3 ㎛, p채널 TFT의 경우 1㎛ 게이트 길이까지 문턱 전압 감소가 없는 소자를 얻었다. 이러한 특성 향상은 부드러운 계면, passivation 효과, 그리고 계면과 박막 내부에 존재하는 강한 Si ≡ N 결합 등에 기인한다.

• 대한전자공학회논문지TE
• /
• 제39권4호
• /
• pp.335-340
• /
• 2002

본 논문에서 얇은 실리콘 산화막의 스트레스 유기 누설전류는 나노 구조를 갖는 트랜지스터의 ULSI 실현을 위하여 조사하였다. 인가전압의 온 오프 시간에 따른 스트레스전류와 전이전류는 실리콘 산화막에 고전압 스트레스 유기 트랩분포를 측정하기 위하여 사용하였다. 스트레스전류와 전이전류는 고스트레스 전압에 의해 발생된 트랩의 충방전과 양계면 가까이에 발생된 트랩의 터널링에 기인한다. 스트레스 유기 누설전류는 전기적으로 기록 및 소거를 실행하는 메모리 소자에서 데이터 유지 능력에 영향이 있음을 알았다. 스트레스전류, 전이전류 그리고 스트레스 유기 누설전류의 두께 의존성에 따른 산화막 전류는 게이트 면적이 10/sup －3/㎠인 113.4Å에서 814Å까지의 산화막 두께를 갖는 소자에서 측정하였다. 스트레스 유기 누설전류, 스트레스전류, 그리고 전이전류는 데이터 유지를 위한 산화막 두께의 한계에 대해 연구 조사하였다.

• 센서학회지
• /
• 제9권4호
• /
• pp.297-306
• /
• 2000

최근 MEMS 소자의 성능향상을 위하여 수십 ${\mu}m$의 두께를 가지는 고형상비 단결정실리콘 구조물 제작에 관한 연구가 활발하게 진행되고 있다. 그러나 이러한 고형상비 단결정실리콘 구조물 제작 기술에서는 구조물의 구동 또는 전기신호의 검지를 위한 전극 사이의 전기적인 절연 방법이 주된 문제로서 대두되고 있다. 본 논문에서는 고형상비를 가지는 단결정실리콘 구조물 전극 간의 전기적 절연을 위하여 고형상비 산화막으로 구성된 빔 및 측벽을 이용한 새로운 절연 기술을 개발하였다. 개발된 절연 기술은 실리콘 구조물을 측면 또는 하부에서 산화막으로 지지하는 절연 구조를 가진다. 이러한 트렌치 산화막은 그 깊이가 수십 ${\mu}m$이므로 산화막의 잔류응력이 구조물에 미치는 영향을 반드시 고려하여야 한다. 본 논문에서는 PECVD 방법으로 증착한 TEOS 산화막으로 절연 구조들을 제작하였으며, 제작된 절연구조들의 잔류응력을 측정하고, 그 잔류응력이 구조물에 미치는 영향을 해석하였다. 또한 공진자를 이용하여 개발된 절연 기술이 고형상비 단결정실리콘 구조물에 효과적으로 쓰일 수 있음을 보였다.

• 공업화학
• /
• 제8권3호
• /
• pp.395-402
• /
• 1997

ECR 산소 플라즈마를 사용한 건식산화법에 의해 두 가지 실리콘 배향에 대하여 실리콘 산화막을 제조한 후 Deal-Grove(D-G)모델과 Wolters-Zegers-van Duynhoven (W-Z)모델에 적용하여 시간에 따르는 막 두께의 변화를 살펴보았으며 산화속도와 산화막의 표면 morphology의 상관관계를 조사하였다. 실리콘 산화막의 두께는 Si(100)과 Si(111) 모두 반응 시간이 짧은 영역에서 선형적으로 증가하였으나 반응시간이 경과함에 따라 화학반응 속도 보다 산화막을 통과하는 반응성 라디칼들의 확산이 율속단계로 작용하여 산화속도의 증가폭이 다소 둔화되었다. D-G모델과 W-Z모델에서 확산 및 반응속도는 Si(100)보다 Si(111)이 더 큰 값을 갖기 때문에 반응속도는 1.13배 더 크게 나타났으며 이들 모델은 실험 값과 잘 일치하였다. 표면 morphology는 산화 속도가 증가해도 식각현상이 일어나지 않는 실험 조건에서 산화막의 표면 조도가 일정하였으며, 기판의 위치가 하단 전자석에 근접하고 마이크로파 출력이 증가하여 식각현상이 일어나는 실험 조건에서 표면 조도는 산화속도와 관계없이 크게 나타났다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.89-90
• /
• 2008

본 연구에서는 PECVD(Plasma Enhanced CVD) 에서 사용하는 유해 가스인 $SiH_4$ 대신에 유기 사일렌 반응 물질인 TEOS(Tetraethyl Orthosilicate, Si$(OC_2H_5)_4)$를 이용하여 상압 화학 기상 증착법 (Atmospheric Pressure CVD, APCVD)으로 실리콘 산화막을 증착하고 박막의 조성과 특성 및 화학적, 전기적 특성들을 살펴보았다. TEOS 반응원료를 이용한 CVD 공정에서 공정 온도를 낮추기 위한 방법으로 강력한 산화제인 오존을 이용하여 공정온도를 $400^{\circ}C$이하로 낮췄으며, 유리기판 상의 ELA(Excimer Laser Annealing)처리된 다결정 실리콘 기판에 트랜지스터 소자를 제작하고, 게이트 절연막으로의 전기적 특성을 살펴보았다.

• E2M - 전기 전자와 첨단 소재
• /
• 제6권3호
• /
• pp.269-275
• /
• 1993

미래의 ULSI 소자의 게이트 산화막으로 이용하기 위하여 $N_{2}$O 가스 분위기에서 기존의 전기로를 이용한 실리콘의 열산화에 의해 $N_{2}$O 산화막을 형성하였고 MOS 소자를 제작하여 전기적 특성을 고찰하였다. 900.deg.C에서 90분간 산화한 $N_{2}$O 산화막의 경우, 플랫밴드 전압( $V_{FB}$ ), 고정전하밀도 ( $N_{f}$)와 플랫밴드 전압의 변화량(.DELTA. $V_{FB}$ )은 각각 0.81[V], 6.7x$10^{10}$[$cm^{-2}$]와 80~95[mV]를 나타내었다. $N_{2}$O 산화막의 전기전도기구는 저전계 영역에서는 Fowler-Nordheim 터널링, 고전계영역에서는 Poole-Frenkel 방출이 지배적으로 나타났고 절연파괴전계는 16[MV/cm]로 높게 나타났다. 따라서 $N_{2}$O 산화로 형성된 게이트 산화막이 ULSI소자의 게이트 유전체로 응용이 가능하리라 생각된다..

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.264.2-264.2
• /
• 2014

비휘발성 메모리는 전원이 공급되지 않아도 저장된 정보를 계속 유지하는 메모리로써 현재 다양한 차세대 전자소자의 집적화 구현을 위해 저전압 동작 및 저장능력의 향상 등에 대한 연구가 활발히 진행되고 있다. 이때 삽입되는 전하저장층의 경우 기존 널리 이용되는 질화막(SiNx) 외에 최근에는 산화 알루미늄(Al2O3) 등의 고유전상수 물질 뿐만 아니라, 밴드갭 조절을 통해 전하저장능력을 향상시키는 산화막(SiOx)에 대한 연구도 진행 중이다. 이번 연구에서는 전하저장능력을 향상시키기 위해 전하저장층으로 산화막을 이용할 뿐만 아니라, 기존의 평편한 구조가 아닌 표면 조절을 통해 전하저장능력을 보다 향상시키고자 한다. 또한 이번 연구에서는 비휘발성 메모리 소자의 응용을 위해 우선적으로 금속-절연체-반도체 형태의 MOOxOyS 구조를 이용하였다. 이 때 실리콘 표면적을 변화시키기 위해 이용된 실리콘 웨이퍼는 1) 평편한 실리콘, 2) 수산화암모늄, 이소프로필 알코올 및 탈이온수를 혼합한 용액에 식각시킨 삼각형 구조, 3) 불산, 질산 및 아세트산을 혼합한 용액에 식각시킨 라운드 구조이다. 정전용량-전압 측정을 통해 얻어진 메모리 윈도우는 1) 평편한 실리콘의 경우 약 5.1 V, 2) 삼각형 구조의 경우 약 5.3 V, 3) 라운드 구조의 경우 약 5.9 V를 얻었다. 이 때, 라운드 구조의 경우 가장 넓은 표면적으로 인해 상대적으로 전하트랩이 가장 많이 되어 메모리 윈도우가 가장 커지는 특성을 볼 수 있었다.

• ETRI Journal
• /
• 제11권3호
• /
• pp.96-108
• /
• 1989

다결정 실리콘 위에 열산화 방법을 통해 형성된 산화막(Polyoxide)은 기억소자에서의 capapcitor 절연막이나, EPROM(Erasable Programmable Read Only Memory)과 EEPROM(Electrically EPROM) 소자의 tunneling 산화막으로사용된다. 이러한 Polyoxide 절연막은 낮은 누설전류, 높은 절연파괴전기장, 높은 철연파괴 전류밀도 등의 특성을 가져야 한다. 본 논문에서는 공정조건 변화에 따른 Polyoxide의 특성을 조사 분석하였다.