• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.6 no.3
• /
• pp.270-272
• /
• 2005

The behavior of surface oxidation on cobalt silicide layer was investigated under rapid thermal oxidation (RTO) conditions. The cobalt silicide layer was prepared on p-type silicon substrates. We used Ti thin film as a capping layer in order to measure the degree of oxidation of the layer. Oxide grew faster on the cobalt silicide prepared with the Ti capping layer to reach ca $500{\AA}$ at $700^{\circ}C$ in thickness. The oxide film kept growing under $550^{\circ}C\~700^{\circ}C$ of the RTO condition, resulting in a saturated state above $500{\AA}$.

• Journal of the Korean Vacuum Society
• /
• v.3 no.4
• /
• pp.426-433
• /
• 1994

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2001.11a
• /
• pp.149-149
• /
• 2001

• Proceedings of the Korean Vacuum Society Conference
• /
• 2005.08a
• /
• pp.120-120
• /
• 2005

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.10a
• /
• pp.917-919
• /
• 2009

본 연구에서는 산화막 두께에 따른 20nm 이하 MOSFET의 전류-전압 특성 곡선 분석하였다. 산화물 내의 등가 포획 전하는 가우시안 함수를 사용하였다. 채널의 길이가 20nm 이하인 LDD MOSFET를 설계하여 사용하였고, 소자를 시뮬레이션 하기 위하여 실리콘 공정 디바이스 시뮬레이터인 MicroTec의 SemSim을 사용하였다. SemSim은 디바이스 시뮬레이터로써 입력 바이어스에 의해 공정 시뮬레이션인 SiDif와 디바이스 조립인 MergIC에 의해 소자를 시뮬레이션 한다. 산화막의 두께를 2nm, 3nm, 4nm로 시뮬레이션 한 결과 산화막의 두께가 얇아짐에 따라 드레인에 흐르는 전류가 증가함을 알 수 있었다.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• v.34D no.2
• /
• pp.38-45
• /
• 1997

In this paper, the three-dimensional stress effect of thermal oxide is simulated. We developed a three-dimensional finite element numerical simulator including three-dimensional adaptive mesh generator that is able to refine and eliminate nearby moving boundary of oxide, and oxidation solver with stress model. To investigate the behavior of thermal oxidation the simulations of thermal oxidation for island and hole structures are carried out assuming silicon wafer of <100> direction, temperature of $1000^{\circ}C$, oxidation time of 60min, wet ambient, initial oxide thickness of $300\AA$, and nitride thickness of $2, 000\AA$. The main effect of deformation at the corner area of oxide is due to distribution of oxidant, but the deformation of oxide is affected by the stressin theoxide. In the island structure which is the structure mostly covered with nitride and a coner is opended to oxidation, oxidation is reduced at the coner by compressive stress. In the hole structure which is the structure mostly opedned to oxide and a coner is convered with nitride, however, oxidation is increased at the coner by tensile stress.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.89-89
• /
• 2009

높은 소수반송자 수명(life-time)을 가지는 고품위 실리콘 기판은 고효율 실리콘 이종접합 태양전지 제작을 위한 중요 요소 기술 중 하나이다. 본 연구에서는 n-type c-Si 기판을 이용한 고효율 실리콘 이종접합 태양전지제작을 위해 hot water oxidation(HWO) 공정을 이용하여 고품위 실리콘 기판을 제작하였다. 실리콘 기판의 특성 분석은 Qusi-steady state photoconductance (QSSPC)를 이용하여 소수반송자 수명을 측정하였으며, 기판의 면저항 및 wetting angle을 측정하여 공정에 따른 특성변화를 분석하였다. Saw damage etching 된 기판을 웨이퍼 표면으로부터 particle, 금속 불순물, 유기물 등의 오염을 제거하기 위해 $60{\sim}85^{\circ}C$로 가열된 Ammonia수, 과산화수소수($NH_4OH/H_2O_2/H_2O$), 염산 과산화수소수($HCL/H_2O_2/H_2O$) 및 실온 희석불산(DHF) 중에 기판을 각각 10분 정도씩 침적하여, 각각의 약액 처리 후에 매회 10분 정도씩 순수(DI water)에서 rinse하여 RCA 세정을 진행한 후 HWO 공정을 통해 기판 표면에 얇은 산화막 을 형성시켜 패시베이션 해주었다. HF를 이용하여 자연산화막을 제거시 HWO 공정을 거친 기판은 매끄러운 표면과 패시베이션 영향으로 기판의 소수 반송자 수명이 증가하며, 태양전지 제작시 접촉저항을 감소시켜 효율을 증가 시킬수 있다. HWO 공정은 반응조 안의 DI water 온도와 반응 시간에 따라 life-time을 측정하여 진행하였으며, 이후 PE-CVD법으로 증착된 a-Si:H layer 및 투명전도 산화막, 금속전극을 증착하여 실리콘 이종접합 태양전지를 제작하였다.

• Applied Chemistry for Engineering
• /
• v.19 no.2
• /
• pp.236-241
• /
• 2008

The possibility of silicon oxidation through the aerial-diffusion of active oxygen species has been evaluated. The species originate from the surface of $TiO_2$ exposed by UV. Among process parameters such as UV intensity, substrate temperature and chamber pressure with oxygen, UV intensity was a major parameter to the influence on the oxide growth rate. When 1 kW high pressure Hg lamp was used as a UV source, the growth rate of silicon oxide was 8 times as faster as that of a 60 W BLB lamp. However, as the chamber pressure increased, the growth rate was declined due to the suppression of aerial diffusion of active oxygen species. According to the results, it could be confirmed that the aerial-diffusion of active oxygen species from UV-irradiated photocatalytic surface can be applied to a new method for preparing an ultra-thin silicon oxide at the range of relatively low temperature.

• The Transactions of the Korean Institute of Electrical Engineers
• /
• v.41 no.5
• /
• pp.483-491
• /
• 1992

Plasma silicon oxynitride film has been applied as a final passivation layer for semiconductor devices, because it has high resistance to humidity and prevents from alkali ion's penetration, and has low film stress. Structure properties of plasma silicon oxynitride film have been studied experimentally by the use of FT-IR, AES, stress gauge and ellipsometry. In this experiment,Si-N bonds increase as NS12TO/(NS12TO+NHS13T) gas ratio increases. Peaks of Si-N bond, Si-H bond and N-H bond were shifted to high wavenumber according to NS12TO/(NS12TO+NHS13T) gas ratio increase. Absorption peaks of Si-H bond were decreased by furnace anneal at 90$0^{\circ}C$. The atomic composition of film represents that oxygen atoms increase as NS12TO/(NS12TO+NHS13T) gas ratio increases, to the contrary, nitrogen atoms decrease.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.244.2-244.2
• /
• 2016

폴리 실리콘 박막은 저온 안정성, 산화 안정성, 가스 투과성 및 전기재료로서의 우수한 물성 때문에 산업에서 계속적으로 넓게 쓰이고 있다. 특히 최근 높은 색 재현율과 고화질로 각광을 받고 있는 능동형 유기발광 다이오드 (AMOLED)를 위한 Thin Film Transistor (TFT)는 신뢰성 및 우수한 특성이 요구되기 때문에 반드시 폴리실리콘 TFT가 적용되어야 한다. 이러한 이유 때문에 아모포스 실리콘을 폴리실리콘으로 결정화 시키는 방법들이 많이 연구 되어져왔다. 이 연구에서는 아모포스 실리콘 박막을 고품질의 폴리실리콘 박막으로 제조하기 위해, 기판에 positive DC 전압을 펄스 형태로 인가함으로써, 기판에 입사되는 전자를 이용한 열처리 방법을 사용하였다. 열처리 온도는 기판에 들어오는 current값을 조절함으로써 제어할 수 있었다. 열처리를 위해 사용 된 수소화 된 아모포스 실리콘은 Low Pressure Chemical Vapor Deposition (LPCVD)장비로 530도에서 증착 되었으며, 이러한 아모포스 실리콘 박막은 공정시간 60 s 이내에 샘플 표면온도가 600도 이상으로 증가함으로써 균일한 폴리실리콘 막으로 제조 되었다.