• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2008년도 추계학술대회 논문집 Vol.21
• /
• pp.319-320
• /
• 2008

본 연구에서는 대기압하에서 고품질의 산화막 증착을 목적으로 TEOS(Tetraethyl Orthosilicate)를 이용하여 APCVD법(Atmospheric Pressure CVD)으로 실리콘 산화막을 증착하고 하였으며, 특성 비교를 위하여 ICP-CVD를 이용하여 $SiH_4$ 와 $N_2O$ source gas를 이용하여 산화막을 증착하였다. 트랜지스터 제작후 Semiconductor measurement system을 이용하여 TFT의 전기적 특성을 측정 하였으며, 결과적으로 유기 사일렌을 사용한 경우 보다 우수한 전기적 특성을 확인할 수 있었다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2006년도 하계학술대회 논문집 Vol.7
• /
• pp.186-187
• /
• 2006

본 논문에서는 PECVD를 이용하여 증착시킨 실리콘 산화막에 영향을 주는 파라미터 입력에 따른 박막의 특성을 평가하기 위하여 먼저 통계적 실험계획을 통해 산화막 특성에 유의한 영향을 미치는 요인을 분석하고, 분석된 결과를 이용하여 가장 유의한 교호작용을 신경망 모델링에서 입력파라미터로 포함시킴으로서 교호작용을 고려하지 않은 경우와의 학습결과를 비교하여 두가지 모델링 방법 중 교호작용을 고려한 신경망 모델의 경우가 PECVD의 물리적 현상을 더 명확히 설명할 수 있음을 확인했다.

• 마이크로전자및패키징학회지
• /
• 제16권4호
• /
• pp.29-32
• /
• 2009

기공의 밀도가 높은 다공성 실리콘 산화물 박막이 GaAs 기판 상에 형성이 되었다. 다공성 실리콘 산화막을 형성하기 위해서 자기조립 형태로 배열하는 블록공중합체를 사용하였다. GaAs 기판 상에 화학기상증착 (CVD)을 이용하여 실리콘 산화막을 형성하였다. 폴리스티렌 (PS) 바탕에 벌집 형태로 배열된 폴리메틸메타아크릴레이트 (PMMA)가 주기적으로 배열되어 있는 나노패턴 박막을 형성하였고 PMMA를 아세트 산으로 제거하여 PS만 남아있는 나노크기의 마스크를 형성하였다. 형성된 PS 나노패턴의 지름은 15 nm, 박막의 두께는 40 nm 였으며 이를 건식 식각용 마스크로 사용하여 화학반응성식각 (RIE) 을 진행하였고 PS의 나노패턴이 산화막 기판상에 전사되도록 하였다. 식각 시간을 조절하여 산화막에 형성된 기공이 GaAs 표면까지 연결되도록 하였고 이는 불산으로 산화막을 제거하여 확인하였다. 식각시간은 90초에서 110초였으며 산화막 상에 나노패터닝된 기공이 형성되는 식각 시간은 90초에서 100초 사이였다. 형성된 나노 패터닝된 산화막 기공의 지름은 20~22 nm였고 식각 시간에 따라서 조절이 가능함을 확인할 수 있었다.

• 한국세라믹학회지
• /
• 제33권5호
• /
• pp.572-582
• /
• 1996

전류밀도, 70mA/cm2와 전류인가시간, 5초, 10초 조건의 양극반응으로 다공성 실리콘을 제작하여 800~110$0^{\circ}C$에서 열산화시킨 후 AI 전극을 증착시켜 만든 MOS(Metal Oxide Semiconductor) 구조의 C-V(Capacilance-Voltage) 특성을 조사하였다. 800, 90$0^{\circ}C$의 저온과 20~30분 이내의 단시간 산화에서는 산화막의 유전상수가 보통의 열산화막보다 크게 나타나고, 산화온도가 110$0^{\circ}C$의 고온과 60분 이상의 장시간 산화의 경우에는 3.9에 근접한 값을 갖는다. 이는 다공성 실리콘 산화막내에 존재하는 산화되지 않은 silicon들에 의한 효과와 표면적 증가에 의한 정전용량의 증가 효과가 복합적으로 작용하는 것이 그 원인이라 생각된다.

• 한국진공학회지
• /
• 제6권2호
• /
• pp.103-108
• /
• 1997

본 연구에서는 2단계 실리콘 건식식각 공정과 게이트 절연막으로 열산화막과 tetraethylorthosilicate(TEOS) 산화막의 이중막을 사용하고, 스핀-온-그래스 (Spin-on-glass:SOG) 에치백(etch-back) 공정에 의하여 게이트를 제작하는 새로운 방법을 통하여 실리콘 전계방출소자를 제작하고 그 특성을 분석하였다. 게이트 절연막의 누설전류 를 감소시키면서 팁과 게이트의 간격을 줄이는 구조인 이중 게이트 절연막을 형성하기 위하 여 팁 첨예화 산화 공정후 낮은 점도의 감광막(photo resist)을 시료에 도포한 후, $O_2$ 플라 즈마 에싱(ashing)하는 공정을 채택하였다. 이러한 공정으로 제작된 에미터 팁의 높이와 팁 반경은 각각 1.1$\mu\textrm{m}$와 100$\AA$정도이었으며, 256개 팁 어레이에서 전계방출의 문턱전압은 40V 이하이었다. 60V의 게이트전압에서 23$\mu\textrm{A}$(즉, 90nA/팁)의 높은 아노드 전류를 얻을 수 있었 다. 이때, 게이트 전류는 아노드전류의 약0.1%이하였다. 개발된 공정기술로 게이트 개구도 크게 감소시켰을 뿐 아니라, 게이트 누설전류를 현저히 감소시켰다.

• 한국세라믹학회지
• /
• 제35권3호
• /
• pp.259-263
• /
• 1998

WSi2/CVD-Si/SiO2/Si-substrate의 폴리사이드 구조에서 실리콘 증착 POCl3 확산 그리고 WSi2 증착 유무에 따른 Thin oxide 특성을 연구했다 WSi2 막을 증착하지 않은 CVD-Si/SiO2/Si-substrate 구조에서 CVD-Si을 po-lycrystalline-Si으로 증착한 시편이 amorphous-Si을 증착한 시편보다 산화막 불량이 적다 WSi2 를 증착시킨 WSi2/CVD-Si/SiO2./Si-substrate의 구조에서 CVD-Si의 polycrystalline-Si 혹든 amorphous-Si 의 막 증착에 따른 thin oxide의 불량율 차이는 미미하다 산화막 불량은 CVD-Si에 확산시킨 인(P) 증가 즉 면저항(sheet resistance) 감소로 증가한다. Thin oxide의 절연특성은 WSi2 증착으로 저하된다 WSi2 증착으로 산화막 두께는 증가하나 막 특성은 열등해져 산화막 절연성이 떨어진다.

• E2M - 전기 전자와 첨단 소재
• /
• 제3권3호
• /
• pp.178-186
• /
• 1990

다결정 실리콘 상의 텅스텐 시리사이드 막의 Si/W 조성비, 저항 및 응력을 측정함으로써 어닐링과 산화에 따른 막 특성의 변화를 조사하였다. 막형성 직후의 텅스텐 시리사이드 막의 Si/W 조성비는 2.6이었으나 어닐링 후에는 2.4-2.6으로 산화후에는 2.0-2.3으로 감소하였다. 비저항은 막형성 직후에는 41.2.OMEGA./$\square$ 로, 산화후에는 4.3.OMEGA./$\square$으로 감소하였다. 또한 텅스텐 실리사이드 막의 응력은 SiH$_{4}$유량의 증가에 따라 감소하였으며 어닐링후에는 증가하였다. 그밖에 과잉의 Si, 도펀트 P 그리고 막내에 유입된 F와 H등은 열처리시 실리사이드/다결정 Si 및 실리사이드/SiO$_{2}$의 계면으로 이동하여 응력의 증가를 초래하는 것으로 보인다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.316-316
• /
• 2013

실리콘(Si)은 이미지 센서, 포토검출기, 태양전지등 반도체 광전소자 분야에서 널리 사용되고 있는 대표적인 물질이다. 이러한 소자들은 광추출 또는 광흡수 효율을 향상시키는 것이 매우 중요하다. 그러나 Si의 높은 굴절율은 표면에서 30% 이상의 반사율을 발생시켜 소자의 성능을 저하시킨다. 따라서, 표면에서의 광학적 손실을 줄이기 위한 효과적인 무반사 코팅이 필요하다. 최근, 우수한 내구성과 광대역 파장 및 다방향성에서 무반사 특성을 보이는 서브파장 주기를 갖는 나노격자(subwavelength grating, SWG) 구조의 형성 및 제작에 관한 연구가 활발히 진행되고 있다. 이러한 구조는 경사 굴절율 분포를 가지는 유효 매질을 형성시킴으로써 Fresnel 반사율을 감소시킬 수 있어 반도체 소자 표면에서의 광손실을 줄일 수 있다. 그러나, SWG나노구조는 식각에 의한 표면 결함(defects)들이 발생하게 된다. 이러한 결함은 표면에서의 재결합 손실을 발생시켜 소자의 성능을 크게 저하시킨다. 이러한 문제를 해결하기 위해, 표면 보호막 및 무반사 코팅 층을 목적으로 하는 산화막을 표면에 형성시키기도 한다. 따라서 본 실험에서는 레이저간섭리소그라피 및 건식 식각을 이용하여 Si 기판에 SWG 나노구조를 형성하였고, 제작된 샘플 표면 위에 실리콘 산화막(SiOx)을 furnace를 이용하여 형성시켰다. 제작된 샘플들의 표면 및 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-vis-NIR spectrophotometer 를 사용하여 빛의 입사각에 따른 반사율을 측정하였고, 표면 접촉각 측정 장비를 이용하여 표면 wettability를 조사하였다.

• 한국재료학회지
• /
• 제5권6호
• /
• pp.706-714
• /
• 1995

원거리 플라즈마 화학증착법을 이용하여 저온에서 이산화규소박막을 제조하였다. 본 연구 에서는 공정변수인 기판의 온도, 반응기체의 조성 및 분압과 플라즈마 전력에 따른 산화막의 재료적인 물성을 평가하였다. XPS결과에서 산화막은 양론비(O/Si=2)보다 약간 적어 실리콘이 많이 함유된 막으로 나타났다. 이 경우 굴절율과 ESR분석에 의해 미결합된 실리콘의 양이 증가함을 알 수 있었다. SIMS분석에 의해 미량의 질소성분이 계면에 존재하는 것과 실리콘 미결함을 관찰하였다. FT-IR로부터 막내 수소량을 정량화하였으며 결합각 분포는 20$0^{\circ}C$이상에서 열산화막과 비슷한 값을 얻었다. 하지만 열산화막에 비해 높은 식각율을 보여 계면 스트레스에 의해 막내의 결합력이 약해진 것으로 생각된다.

• 한국전기전자재료학회:학술대회논문집
• /
• 한국전기전자재료학회 2004년도 하계학술대회 논문집 Vol.5 No.2
• /
• pp.977-980
• /
• 2004

본 논문에서는 저가 고효율 태양전지를 제작하기 위하여 p형 다결정 실리콘 기판을 사용하여 수산화 칼륨(KOH)이 포함된 용액에 Saw damage 과정 후 불산이 함유된 용액에 전기화학적 양극산화 과정으로 실리콘 웨이퍼 표면에 요철을 형성하여 다공성 실리콘을 형성 하였다. 본 논문은 전기화학적 에칭방법으로 기존의 진공장비로 제작된 반사방지막의 반사율만큼 감소된 다공성 실리콘 반사방지막을 형성하였다. 전자빔 증착기(e-beam evaporator)로 단층으로 형성된 $TiO_2$의 반사방지막은 400-1000 nm의 파장 범위에서 4.1 %의 평균 반사율을 가졌으며, 양극산화과정으로 형성된 다공성 실리콘은 400-1000 nm의 파장의 범위에서 4.4 %의 평균 반사율을 가졌다. 본 연구는 태양전지의 반사방지막 형성을 기존의 제작 방법보다 간단하고 저렴한 방법으로 접근하여 태양전지의 변환효율을 상승하는데 목적을 두었다.