• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.202-202
• /
• 2008

실리콘 기판 위에 성장된 세륨 산화막(CeO2)은 고품질의 SOI(Silicon on Insulator)나 혹은 안정한 캐패시터 소자와 같은 반도체 소자에 대한 응용 가능성이 높아 여러 연구가 진행되어 왔다. 세륨 산화막은 형석 구조, 다시 말해서 대칭적인 큐빅 구조이며 화학적으로 안정한 물질이다. 또한, 세륨 산화막의 격자상수 (a = $5.411\AA$)는 실리콘의 격자상수 (a = $5.430\AA$) 와 비슷하며 큰 밴드갭(6eV) 및 높은 유전상수 ($\varepsilon$ = 26), 높은 열적 안전성을 지니고 있어 실리콘 기판에 사용된 기존 절연막인 사파이어나 질코늄 산화막보다 우수한 특성을 지니고 있다. 본 논문에서는 스퍼터링을 이용하여 세륨 산화막을 실리콘 기판 위에 형성하면서 기판가열 온도 조건을 각각 상온, $100^{\circ}C$, $200^{\circ}C$로 설정하였으며, 세륨 산화막의 증착 두께 조건을 각각 80nm, 120nm로 설정한 다음 퍼니스를 이용하여 $1100^{\circ}C$에서 1시간 동안 열처리를 거친 세륨 산화막의 결정화 형태 및 박막의 막질 상태를 각각 X선 회절 장치 (XRD) 및 주사전자현미경 (SEM)으로 관찰하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2010.08a
• /
• pp.201-201
• /
• 2010

DRAM (dynamic random access memory)은 하나의 트랜지스터와 하나의 캐패시터의 구조 (1T/1C)를 가지는 구조로써 빠른 동작 속도와 고집적에 용이하다. 하지만 고집적화를 위해서는 최소한의 캐패시터 용량 (30 fF/cell)을 충족시켜 주어야 한다. 이에 따라 캐패시터는 stack 혹은 deep trench 구조로 제작되어야 한다. 위와 같은 구조로 소자를 구현할 시 제작공정이 복잡해지고 캐패시터의 집적화에도 한계가 있다. 이러한 문제점을 보완하기 위해 1T-DRAM이 제안되었다. 1T-DRAM은 하나의 트랜지스터로 이루어져 있으며 SOI (silicon-on-insulator) 기판에서 나타나는 floating body effect를 이용하여 추가적인 캐패시터를 필요로 하지 않는다. 하지만 SOI 기판을 이용한 1T-DRAM은 비용측면에서 대량생산화를 시키기는데 어려움이 있으며, 3차원 적층구조로의 적용이 어렵다. 하지만 다결정 실리콘을 이용한 기판은 공정의 대면적화가 가능하고 비용적 측면에서 유리한 장점을 가지고 있으며, 적층구조로의 적용 또한 용이하다. 본 연구에서는 ELA (eximer laser annealing) 방법을 이용하여 비정질 실리콘을 결정화시킨 기판에서 1T-DRAM을 제작하였다. 하지만 다결정 실리콘은 단결정 실리콘에 비해 저항이 크기 때문에, 메모리 소자로서 동작하기 위해서는 높은 바이어스 조건이 필요하다. 게이트 산화막이 얇은 경우, 게이트 산화막의 열화로 인하여 소자의 오작동이 일어나게 되고 게이트 산화막이 두꺼울 경우에는 전력소모가 커지게 된다. 그러므로 메모리 소자로서 동작 할 수 있는 최적화된 게이트 산화막 두께가 필요하다. 제작된 소자는 KrF-248 nm 레이저로 결정화된 ELA 기판위에 게이트 산화막을 10 nm, 20 nm, 30 nm 로 나누어서 증착하여, 전기적 특성 및 메모리 특성을 평가하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.8
• /
• pp.560-564
• /
• 2003

Thick oxide layer was fabricated by anodic reaction and complex oxidation performed by combining low temperature thermal oxidation (50$0^{\circ}C$, 1 hr at $H_2O$/O$_2$) and a RTO (rapid thermal oxidation) process (105$0^{\circ}C$, 1 min). Electrical characteristics of OPSL (oxidized porous silicon layer) were almost the same as those of thermal silicon dioxide prepared at high temperature. The leakage current through the OPSL of 20${\mu}{\textrm}{m}$ thickness was about 100 - 500 ㎀ in the range 0 V to 50 V. The average value of breakdown field was about 3.9 MV/cm. From the XPS analysis, surface and internal oxide films of OPSL prepared by complex process were confirmed completely oxidized and also the role of RTO process was important for the densification of PSL (porous silicon layer) oxidized at low temperature.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.06a
• /
• pp.94-94
• /
• 2009

최근 실리콘 태양전지는 점점 얇아 지는 추세에 있다. 실리콘 태양전지에 있어 실리콘의 두께를 감소시키는 것은 실리콘 소모량을 줄이는데 있어 필수적인 조건이 되었다. 이에 따라 실리콘 표면의 passivation도 더욱 중요하게 여겨지고 있다. 실리콘 태양전지의 passivation막의 한 종류인 $Al_2O_3$는 다른 산화막 물질들과는 달리 negative fixed charge를 가지고 있고 charge의 양이 다른 산화막의 density보다 높아 p-type 실리콘의 경우 후면 passivation막으로 이용이 고려되고 있다. 본 연구에서는 atomic layer deposition으로 $Al_2O_3$막을 실리콘 위에 증착하여 열처리에 따른 그 특성을 비교하고 태양전지를 제작하였다. $Al_2O_3$막을 rapid thermal annealing을 통해 서로 다른 분위기에서 열처리 한 결과를 capacitance-voltage를 통해 측정하여 비교, 분석하였고 ellipsomety 분석을 통해 광학적 특성을 비교하였다. 또한 열처리 온도의 변화에 따른 $Al_2O_3$내에 charge에 변화가 있다는 것을 관찰하였다. 이러한 charge의 변화가 태양전지의 passivation에 영향을 주는지 관찰하기 위해 Quasi-steady state photoconductace를 통해 lifetime의 변화를 관찰 하였다. 이러한 실험결과로부터 열처리 분위기와 온도를 최적화 하여 태양전지 passivation 특성을 증가시킬 수 있었다.

• Korean Journal of Materials Research
• /
• v.5 no.6
• /
• pp.709-709
• /
• 1995

원거리 플라즈마 화학증착법을 이용하여 저온에서 이산화규소박막을 제조하였다. 본 연구 에서는 공정변수인 기판의 온도, 반응기체의 조성 및 분압과 플라즈마 전력에 따른 산화막의 재료적인 물성을 평가하였다. XPS결과에서 산화막은 양론비(O/Si=2)보다 약간 적어 실리콘이 많이 함유된 막으로 나타났다. 이 경우 굴절율과 ESR분석에 의해 미결합된 실리콘의 양이 증가함을 알 수 있었다. SIMS분석에 의해 미량의 질소성분이 계면에 존재하는 것과 실리콘 미결함을 관찰하였다. FT-IR로부터 막내 수소량을 정량화하였으며 결합각 분포는 200℃이상에서 열산화막과 비슷한 값을 얻었다. 하지만 열산화막에 비해 높은 식각율을 보여 계면 스트레스에 의해 막내의 결합력이 약해진 것으로 생각된다.

• Proceedings of the KIEE Conference
• /
• 2006.10a
• /
• pp.71-72
• /
• 2006

플라스틱 기판 위에 유도 결합 플라즈마 화학적 기상 증착장치 (Inductively Coupled Plasma Chemicai Vapor Deposition, ICP-CVD) 를 사용하여 실리콘 산화막 ($SiO_2$)을 증착하고, 엑시머레이저 어널링 (Excimer Laser Annealing, ELA) 과 $N_{2}O$ 플라즈마 전처리를 통해, 전기용량-전압(Capacitance-Voltage, C-V) 특성과 항복 전압장 (Breakdown Voltage Field) 과 같은 전기적 특성을 개선시켰다. 에너지 밀도 $250\;mJ/cm^2$ 의 엑시머 레이저 어닐링은 실리콘 산화막의 평탄 전압 (Flat Band Voltage) 을 0V에 가까이 이동시키고, 유효 산화 전하밀도 (Effective Oxide Charge Density)를 크게 감소시킨다. $N_{2}O$ 플라즈마 전처리를 통해 항복 전압장은 6MV/cm 에서 9 MV/cm 으로 향상된다. 엑시머 레이저 어닐링과 $N_{2}O$ 플라즈마 전처리를 통해 평탄 전압은 -9V 에서 -1.8V 로 향상되고, 유효 전하 밀도 (Effective Charge Density) 는 $400^{\circ}C$에서 TEOS 실리콘 산화막을 증착하는 경우의 유효 전하 밀도 수준까지 감소한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2009.11a
• /
• pp.119-119
• /
• 2009

선택적 액상증착(Selective Liquid Phase Deposition)을 이용하면, 기존의 열에 의한 손상 없이 섭씨 50도 이하의 낮은 온도로 실리콘 산화물을 증착시킬 수 있다. 형성된 액상증착 실리콘 산화물은 조직이 매우 치밀하며 표면이 매우 고르게 형성됨을 확인하였다. 뿐만 아니라, 액상증착 실리콘 산화물의 누설 전류 또한 매우 낮음을 확인하였다. 또한 형성된 박막에 다양한 온도 하에서 열처리하여 산화막의 특성 변화를 관찰하였으며, 열처리 후에도 박막의 표면 거칠기나 누설전류의 변화가 미미한 것을 확인하였다. 이것은 액상증착 실리콘 산화물이 열처리 유무와 관계없이 집적회로에서 좋은 절연소재로 사용될 수 있는 가능성을 내포한다.

• Korean Journal of Materials Research
• /
• v.6 no.5
• /
• pp.489-493
• /
• 1996

다공질 실리콘층(Porous Silicon LayerLPSL)을 사용하여 저온 열산화 (50$0^{\circ}C$, 1시간)와 급속 열산화공정(rapid thermal oxidationLRTO)(115$0^{\circ}C$, 1분)을 통하여 저온 산화막을 제조하였다. 제조된 산화막의 특성을 IR흡수 스펙트럼, C-V 곡선, 절연파괴전압, 누설전류, 그리고 굴절률을 조사함으로써 알아보았다. 절연파괴전압은 2.7MV/cm, 누설전류는 0-50V 범위에서 100-500pA의 값을 보였다. 산화막의 굴절률은 1.49의 값으로서 열산화막의 굴절률에 근접한 값을 나타냈다. 이 결과로부터 다공질 실리콘층을 저온산화막으로 제조할 때, RTO공정이 산화막의 치밀화(densification)에 크게 기여함을 알 수 있었다.

• Journal of the Korean Crystal Growth and Crystal Technology
• /
• v.8 no.3
• /
• pp.411-418
• /
• 1998

The thickness dependence of stress electric filed oxide currents has been measured in oxides with thicknesses between 10 nm and 80 nm. The oxide currents were shown to be composed of stress current and transient current. The stress current was composed of stress induced leakage current and dc current. The stress current was caused by trap assisted tunneling through the oxide. The transient current was caused by the tunneling charging and discharging of the trap in the interfaces. The stress current was used to estimate to the limitations on oxide thicknesses. The transient current was used to the data retention in memory devices.

• Proceedings of the Korean Society Of Semiconductor Equipment Technology
• /
• 2007.06a
• /
• pp.211-214
• /
• 2007

차세대 태양전지로 많은 연구가 이루어지고 있는 비정질/결정질 실리콘 태양전지 제작 과정 중에 투명 전극으로 사용되는 ZnO의 증착에 따른 태양전지 특성변화에 대한 연구를 시행하였다. 벌크 실리콘 웨이퍼 위에 비정질 실리콘을 증착한 후 공기 중에 노출된 경우와 노출 이후 산화막을 제거한 후 투명 전극으로 ZnO을 증착했을 경우 태양전지의 특성에 큰 영향을 미침이 확인되었다. 산화막 제거하지 않을 경우 개방전압 및 충진율의 저하를 가져 왔으며, 산화막이 제거된 경우 개방전압과 충진율의 증가로 인한 태양전지 특성이 향상되었음을 보여주었다.