• Title/Summary/Keyword: 신호처리전용 프로세서

Search Result 22, Processing Time 0.028 seconds

A Study on Fixed-point Implementation of MPEG-1 Audio Decoder (MPEG-1 Audio Decoder의 고정소수점 구현에 관한 연구)

  • 김선태
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 2000.10c
    • /
    • pp.213-215
    • /
    • 2000
  • 디지털 신호처리 알고리즘의 구현은 속도나 메모리의 사용측면에서 고정 소수점 구현이 필요하다. 특히, 정수형 연산 프로세서에서는 소프트웨어에 의한 부동 소수점보다는 고정 소수점 구현이 훨씬 성능이 뛰어나다. 디지털 신호처리 알고리즘의 복잡함과 일반 프로세서의 처리능력의 부족으로 이제까지는 신호처리 알고리즘의 실시간 구현을 위하여 대개 전용 프로세서나 디지털 신호처리를 위한 전용 명령어가 하드웨어적으로 구현되어 있는 프로세서를 사용하여 왔다. 하지만 현재 범용 프로세서의 주파수 속도가 빨라짐에 따라 복잡한 디지털 신호처리 알고리즘을 실시간에 처리할 수 있게 되었다. 하지만 정수형 연산 프로세서에서의 부동 소수점 연산은 프로세서에서 실시간 처리에 많은 어려움을 주게 된다. 본 연구에서는 데이터 타입이 고정된 범용 정수형 연산 프로세서(ARM RISC 32bit CPU)를 가지고 부동 소수점 연산 알고리즘을 고정 소수점 연산형으로 바꾸어서 속도측면과 메모리 측면의 성능을 비교해 보았다.

  • PDF

Design of intelligent Traffic Control System using Multiprocessor Architecture (멀티 프로세서 구조를 이용한 지능형 교통신호 제어시스템 설계)

  • 한경호;정길도
    • Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
    • /
    • v.12 no.2
    • /
    • pp.62-68
    • /
    • 1998
  • In this paper, we proposed the design of the intelligent traffic control system by using multiprocessor architecture. The inter-processor communication of the architecture is implemented by sharing the serial communication channel. In comparing the conventional traffic control system using single processor architecture, the proposed system uses multiple processors controlling the sub systems such as the signal lights, traffic measurement unit, auxiliary signal lights and peripherals. The main processor controls the communication among the processors and the communication protocol link to the central control center at remote site. The proposed architecture reduces the load and simplifies the program of each processor and enables the real time processing of the add-on features of intelligent traffic control systems. The architecture is implemented and the common channel inter-processor communications and the real time operation is experimented .experimented .

  • PDF

Sensor Module Architecture and Data Processing Framework for Energy Efficient Seamless Signal Processing in WSN (무선 센서네트워크에서의 저전력 연속 신호처리를 위한 센서모듈 아키텍처 및 데이터처리 프레임워크)

  • Hong, Sang-Gi;Kim, Nae-Soo;Kim, Whan-Woo
    • Journal of the Institute of Electronics Engineers of Korea CI
    • /
    • v.48 no.6
    • /
    • pp.9-16
    • /
    • 2011
  • Due to the development and proliferation of ubiquitous technologies and services, various sensor network applications are being appeared on the stage. The needs for algorithms requiring sensor data fusion and complex signal processing with a high-performance processor such as a digital signal processor are also increased. However, it is difficult to use such processor for the low-power sensor network operating with a battery because of power consumption. This paper proposes a hybrid-type sensor module architecture supporting wakeup/sleep software framework for the wireless sensor node and shows the implemented sensor node platform and performances focused on the energy consumption and wakeup time.

국간 신호장치

  • Kim, Jin-Tae;Lee, Gyeong-Jun
    • ETRI Journal
    • /
    • v.8 no.2
    • /
    • pp.65-74
    • /
    • 1986
  • 본고에서는 전전자식 교환기 TDX-1의 국간 신호장치 R2MFC 송수신기의 구성에 관한 내용을 주로 기술하며 이의 성능 분석에 관해 고찰한다. 신호의 검출을 위해 디지틀 신호처리 방식은 여러가지가 있지만 R2MFC 국간 신호의 주파수 특성에 따라 특정 신호주파수의 예민한 응답 특성이 요구되므로 DFT(Discrete Fourier Transform)에 의한 방식으로 괴첼알고리즘을 사용하였으며 이의 실현은 실시간 처리를 위해서 전용의 디지틀 신호처리용 프로세서(UPD7720)를 이용하고 있다. 끝으로 TDX-1의 가입자 신호장치에 대해 개략적으로 기술하였다 .

  • PDF

Development of a DSP Control Board for Electroplating Power System (전기도금용 전원장치구동을 위한 DSP 탑재 제어보드의 개발)

  • Song, Ho-Shin;Lee, Dae-Hee;Bae, Jong-Moon;Lee, Oh-Guel;Noh, Sung-Chae
    • Proceedings of the KIEE Conference
    • /
    • 2000.07d
    • /
    • pp.2551-2553
    • /
    • 2000
  • 고속 신호처리 및 실시간 제어 분야에 적합한 제어성능을 발휘하기 위해서는 신호처리전용 마이크로프로세서인 DSP(Digital Signal Processor)를 이용한 제어용 보드가 널리 활용되고 있다. 본 연구를 통하여 전기도금용 전원장치의 고성능화를 위하여 DSP제어용 보드를 개발하였으며, 전체구성은 고속 신호처리를 위한 메인 마이크로프로세서로서 경제성과 응용범위가 넓은 TMS320C32 DSP CHIP, Wait없는 프로그램 및 데이터 처리를 위한 고속 SRAM, 외부 디지털 입출력을 위한 인터페이스 회로, 아나로그 입출력 회로 및 PC 혹은 다른 마이크로컴퓨터와의 통신을 위한 직렬 통신 회로 등으로 구성하였다. 개발된 DSP 보드는 시제품 제작을 완료하여 그 성능 및 신뢰성을 검증하였으며, 전기도금장치의 고성능 제어처리를 위하여 채용하여 상품화 개발을 완료하였다.

  • PDF

레이다와 전파신호처리 기술(I)

  • 곽영길
    • The Proceeding of the Korean Institute of Electromagnetic Engineering and Science
    • /
    • v.5 no.1
    • /
    • pp.100-110
    • /
    • 1994
  • 레이다 신호는 대표적인 전자파 신호로서 주변환경에 따라 시간, 주파수, 공간 영역에서 고유한 신호특성을 가지고 있으며, 신호처리 기법도 다양하다. 본 논문에서는 먼저 레이다를 위한 전파 신호처리 의정의와 필요성을 언급한뒤, 레이다 신호환경 특성을 살펴보고 신호처리를 위한 신호의 시간 및 스펙트럼 특성에 대해 기술하였다. 그리고, 신호특성에 적합한 신호처리기의 구현을 위해 레이다 신호처리에 관 련된 주요 기법에 대해 개괄적으로 설명하였다. 레이다 신호처리 분야는 일반적으로 잘 알려진 음성이 나 영상신호처리 분야와 달리 고유한 알고리듬과 구조가 요구된다. 신호처리기법으로서 레이다 파형설 계, 해상도 모호성, 펄스압축, 클러터제거, 도플러처리, 일정오경보탐지, 클러터 지도, 표적군 형성/ 추출, 표적식별, 레이다영상기법, 적응배열처리 등에 관해 개괄적으로 설명하였다. 레이다 선호처리 기술은 "스마트"한 레이다를 위한 두뇌 역할을 하기때문에 그 필요성과 중요성이 증가하고 있다. 그러나, 고속, 대용량의 신호를 주어진 빔 주사시간동안에 실시간으로 처리하여 표적 정보를 추출해야 하기 때문에 아직도 상용 프로세서의 속도 한계내에서 알고리듬의 수행에 다소 제약을 받고 있으나, 최근 디지탈 신호처리 전용의 고속 칩의 출현으로 많은 발전을 가져오고 있다. 끝으로, 향후 레이다 신호처리 발전 추세와 응용분야에 대해 살펴보았다. 응용분야는 군수 및 민수용의 겸용 파급효과가 매우 크고, 군용의 대공탐색 및 조기경보, 전장감시뿐만 아니라 전투기 탑재용으로 필수적이며, 특히 민수용의 공 항, 항공기, 선박, 위성 등 매우 다양하다. 최근 발전추세에 따른 기술로서 다중모드 신호처리, 고집적 회로기술, 적응배열, 디지탈 빔형성, 적응성, 고분해능 및 방향성, 표적식별, 다차원 신호처리에 대해 언급 하였다.

  • PDF

Development of an FPGA-based mum-channel phase measurement system (FPGA기반 다채널 위상 측정 시스템 개발)

  • 정선용;안병선;최원섭;장태규
    • Proceedings of the IEEK Conference
    • /
    • 2003.07e
    • /
    • pp.2160-2163
    • /
    • 2003
  • 본 논문에서는 FPGA를 기반으로 하는 DFT 연산알고리즘을 적용한 다채널 위상 및 HDR(Harmonic Distortion Ratio) 측정 시스템을 설계하였다. DFT 연산 알고리즘은 많은 연산량이 요구되는데, 기존에는 고가의 DSP 프로세서를 사용하여 소프트웨어적으로 처리하였지만, FPGA를 기반으로 하는 전용의 하드웨어로 구현할 경우 DSP의 연산량에 대한 부담을 감소시킬 수 있다. DFT 연산 알고리즘은 전용 ASIC으로 구현 시 경제성을 고려하기 위해서 곱셈기 공유 구조를 적용하고, 효과적인 시스템 Integration울 위해서 범용인터페이스 방식을 채택하고 이렇게 설계한 시스템을 실제 다채널 톤 신호를 입력으로 하는 동작 시험을 통하여 검증하였다.

  • PDF

A Study for Improving the Computing Speed of FFT Using 16bit Microcomputer (16비트 마이크로 컴퓨터를 사용한 FFT 연산속도 향상에 관한 연구)

  • Kim, Seok-Jae;Ji, Seok-Geun;Kim, Cheon-Deok
    • Journal of the Korean Society of Fisheries and Ocean Technology
    • /
    • v.26 no.1
    • /
    • pp.101-108
    • /
    • 1990
  • The processing efficiency of the special purpose hardware which is designed and implemented for the FFT caculation was investigated in this paper. This hardware equipment was consisted of LSI chips of four high speed multiplier and adde $r_stractor, and was interfaced with the 16bit microcomputer(NEC PC-9801E). The FFT processing time by this hardware equipment was improved approximately 4.8 times by the co-processor(Intel C8087-3).3).

  • PDF

A Study of Real-Time Implementation of Audio/Data Processor for Digital/Analog Dual mode Mobile Phone (디지탈/아날로그 겸용 이동통신 단말기를 위한 오디오/데이타 프로세서의 실시간 구현에 관한 연구)

  • Byun, Kyung-Jin;Kim, Jong-Jae;Han, Ki-Chun;Yoo, Hah-Young;Cha, Jin-Jong;Kim, Kyung-Su
    • The Journal of the Acoustical Society of Korea
    • /
    • v.16 no.2
    • /
    • pp.80-88
    • /
    • 1997
  • In this paper, the implementation of audio/data processor using ETRI DSP to support analog mode in digital/analog dual mode mobile phone is presented. Audio/data processor performs the wideband data processing, audio signal processing, demodulation function, and data rate conversion when it is operated in analog mode. These functions are programmed in assembly language, and then loaded to ETRI DSP together with vocoder program for the digital mode operation. This is a very efficient implementation of the dual mode cellular phone ASIC since the vocoder for the digital mode and audio/data processor for the analog mode are programmed together in the same hardware.

  • PDF

High Accurate Creep Compensation of the Loadcell using the Strain Gauge (스트레인 게이지식 로드셀의 고정밀 크립보상)

  • Seo, Hae-Jun;Jung, Haing-Sup;Ryu, Gi-Ju;Cho, Tae-Won
    • Journal of IKEEE
    • /
    • v.16 no.1
    • /
    • pp.34-44
    • /
    • 2012
  • This paper proposes a practical compensation method by using digital signal processing over the creep error which is representative in strain gauge loadcell. The signal compensation method carry out the simulation by deciding compensation constant (time constant) and coefficient measuring the loadcell output response. Then, compensation constant and coefficient are stored on the microprocessor. By using calculated on microprocessor creep error compensation values, weighting value is showed as a digital signal by reducing error values measured through output signals of loadcell. In addition, we apply error compensation method in order to have a dedicated software for loadcell electronic scale. This technique is useful because it has great influence on error rate reduction that has been produced by conventional electronic scales (0.03%). As a result our technique gives better accuracy (0.01%~0.003%) as what is given by digital electronic scale, while it has less complex operation processing.