• Proceedings of the Korean Institute of Intelligent Systems Conference
• /
• 1998.10a
• /
• pp.282-288
• /
• 1998

본 논문에서는 뉴로-퍼지 제어기를 이용하여 밀폐공간에서의 능동 소음 제어기를 구현하였다. 능동 소음 제어기는 잡음에 의하여 왜곡된 신호로부터 잡음을 제거하여 원 신호를 복원하는 제어시스템이다. 일반적으로 잡음의 특성이 시간에 따라 변화라고, 전달특성이 비선형적이므로 고정된 제어기에 의해서는 제어할 수 없다. 이 논문에서는 뉴로-퍼지 제어기를 사용하여 파라미터를 오차 역전파 학습을 통하여 변화시킴으로써 잡응의 특성에 효과적을 적응하는 능동 소음 제어기를 구성하였다. 원신호는 음성신호를 사용하였으며 실제 소음과 소음 전달경로인 1차경로를 통과한 왜곡된 소음은 실험에 의해 얻은 데이터를 사용하였다. 제어신호의 전달경로인 2차경로는 100[kHz]에서 1[kHz]까지의 주파수 특성을 고려하여 curve fitting 방법을 사용하여 4차로 모델링한 결과를 사용하였다. 제안한 능동 소음 제어기의 성능을 시뮬레이션을 통하여 확인하였다.

• Proceedings of the KIEE Conference
• /
• 1998.07b
• /
• pp.471-473
• /
• 1998

본 논문에서는 뉴로-퍼지 제어기를 이용한 능동 소음제어기를 구현하였다. 능동 소음제어기는 잡음에 의하여 왜곡된 신호로부터 잡음을 제거하여 원 신호를 복원하는 제어시스템이다. 일반적으로 잡음의 특성이 시간에 따라 변화하고, 전달특성이 비선형적이므로 고정된 제어기에 의해서는 제어할 수 없다. 이 논문에서는 뉴로-퍼지 제어기를 사용하였고, 파라미터를 오차 역전과 학습을 통하여 변화시킴으로써 잡음의 특성에 효과적으로 적응하는 능동 소음제어기를 구성하였다. 시뮬레이션을 통하여 여러 종류의 신호에 대해서 랜덤 노이즈를 발생시키고 구성된 제어기의 성능을 확인하였다.

• Proceedings of the Korean Society of Broadcast Engineers Conference
• /
• 2010.07a
• /
• pp.411-414
• /
• 2010

본 논문은 비디오 처리를 위한 고성능의 메모리 제어기를 설계하였다. 메모리 제어기는 arbiter에 의해 제어되며 이것은 메모리 억세스를 요구하는 모듈들의 요구 신호를 받아 데이터를 전송하는 역할을 해주게 된다. 구현된 메모리 제어기는 버스를 사용하기 위한 승인을 받기 위해서 마스터와 신호를 주고 받는 MAU블록, grant 신호를 디코딩하고 컨트롤 신호의 상태를 정의한 arbiter 블록, SDRAM의 ac parameter를 저장하고 bank의 준비 여부, read/write 가능 여부, precharge와 refresh의 가능 여부를 확인하여 system과 read/write가 준비되었다는 신호를 출력, SDRAM의 실질적인 입력신호를 생성하는 memory accelerator 블록, 생성된 입력신호를 저장하고 마스터에서 직접 write data를 입력 받는 memory I/F 블록으로 구성된다. 이 메모리 제어기는 174.28MHz의 주파수로 동작하였다. 본 설계는 VHDL을 이용하여 설계되었고, ALTERA의 Quartus II를 이용하여 합성하였다. 또한 ModelSim을 이용하여 설계된 회로를 검증하였다. 구현된 하드웨어는 StatixIII EP3SE80F1152C2 칩을 사용하였다.

• Journal of Korean Society of Transportation
• /
• v.33 no.1
• /
• pp.70-80
• /
• 2015

In recent years, tram has been the focus of a new mode of public transportation that can solve traffic jams and decrease public transit usage and environmental problem. This research is in the works to develop a tram signal controller and signal control strategies, and aim to resolve the problem of what could happen if a tram system was installed in general road. We developed the hierarchical signal control strategies to obtain a minimum tram bandwidth and to minimize vehicle delay, in order to perform a priority control to include passive and active signal priority control strategies. The strategies was produced for S/W and H/W, it is based in standard traffic signal controller. We conducted a micro simulation test to evaluate the hierarchical signal control strategies, which showed that the developed optimization model is effective to prevent a tram's stop in intersection, to reduce a tram's travel time and vehicle's delay.

• The Journal of The Korea Institute of Intelligent Transport Systems
• /
• v.12 no.3
• /
• pp.1-10
• /
• 2013

Most of the current traffic signal controller use load switches to transmit high voltage power to the signal lamps. The direct transmission of high voltage power may cause a lot of problems like leakages of electric power, obstructions of pedestrian, environmental disfigurements. To overcome these problems, the development of digital type signal controller has been trying in the various methods. Digital communication between a master controller and signal lamps is the most important part to improve control performance in the digital type controller. A communication system for the digital signal controller was developed in this study. The system bases on CAN specification, includes ID structure for most peripheral devices like loops, signal lamps, push buttons, police switches. The operability of this system verified with a software based CAN simulation tool.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.12 no.2
• /
• pp.62-68
• /
• 1998

In this paper, we proposed the design of the intelligent traffic control system by using multiprocessor architecture. The inter-processor communication of the architecture is implemented by sharing the serial communication channel. In comparing the conventional traffic control system using single processor architecture, the proposed system uses multiple processors controlling the sub systems such as the signal lights, traffic measurement unit, auxiliary signal lights and peripherals. The main processor controls the communication among the processors and the communication protocol link to the central control center at remote site. The proposed architecture reduces the load and simplifies the program of each processor and enables the real time processing of the add-on features of intelligent traffic control systems. The architecture is implemented and the common channel inter-processor communications and the real time operation is experimented .experimented .

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04a
• /
• pp.309-312
• /
• 2001

본 연구에서는 상류부 교차로에서 발생하는 교차로 막힘 현상으로 인해 진행방향의 녹색시간의 손실이라는 장애가 발생하게되는 상황을 고려하기 위해 진행차선의 정체도를 도입하여 교통 혼잡상황에 적절히 대응할 수 있는 퍼지 교통신호 제어기를 제안한다. 먼저 입출력 공간을 균등 분할한 퍼지 교통신호 제어기를 구성하고, 소속함수 수정알고리즘에 의해 제어기를 수정한다. 실험을 통해 고정식 제어기, 균등 분할한 제어기와 수정된 제어기의 성능을 교차로 지체시간, 진입율과 통과율 면에서 비교하였다. 실험 결과는 수정된 제어기가 다른 제어기들에 비해 향상된 성능을 보여주었다.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.36-38
• /
• 1999

하드웨어의 제품 사양에는 제품의 특징, FBD(Functional Block Diagram), 핀의 기능 및 배열, 프로그래밍 모드 및 각 블록의 기능 등이 함께 제시된다. 이 때 다른 사양과는 달리 설계 초기 단계부터 설정되는 가장 개념적인 FBD는 마이크로프로세서의 경우 메모리 인터페이스, 레지스터 파일, 데이터패스, 예외처리기, 각종 제어기, 타이머 등으로 구성된다. FBD의 각 블록들은 여러 명의 설계자들에게 분할되고 이 중 마이크로프로세서 설계의 대부분의 시간을 소비하게 되는 각종 제어기의 설계는 여러 블록이 공동으로 제어 신호를 공유하게 된다. 이 신호에 의해 전체 시스템의 정확성(correctness)이 결정되므로 제어기예서 각 블록에 공급하는 제어 신호는 적절할 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서에서의 각 블록에 공급하는 제어 신호는 적절한 타이밍에 정확한 값을 가져야만 한다. 따라서 본 논문은 마이크로프로세서의 FBD를 모델링할 수 있는 시각도구를 제안함으로써 제어 신호에 따른 전체 블록의 유기적인 데이터 흐름을 한 눈에 파악할 수 있도록 한다. 이는 설계초기부터 각 블록들을 설계하는 설계자들간의 공통의 다이어그램인 FBD를 중심으로 설계를 해나감으로써 대화 오류를 감소시키고 제어신호 디버깅을 용이하게 하여 설계시간을 단축시키는 것을 목표로 한다.

• Proceedings of the Korea Institute of Convergence Signal Processing
• /
• 2005.11a
• /
• pp.369-372
• /
• 2005

산업체에서 사용되는 BLDC 모터 제어보드의 경우에는 대량 생산을 통하여 제작하며, 제작과정에서 발생한 불량 제어보드는 모터의 초기 기동실패와 고속회전시의 소음 및 화재 발생 등의 원인일뿐만이 아니라 이를 사용하여 응용제품을 생산하는 업체의 품질관리면에서 제어보드의 이상유무 확인이 반드시 필요하다. 일반적인 모터 제어보드의 이상 유무는 육안 및 소음에 의한 방법으로 모토의 기동실패나 고속 회전을 통한 소음등으로부터 경험에 의해 판단한다. 그러나 고속 회전시 발생되는 소음으로 모터 제어보드의 이상유무를 판단하게 되면 이상유무 판단에 필요한 시간이 길어져 대규모 생산과정에 적합하지 않을 뿐만아니라 작업자의 경험에 의존하게 됨으로써 생산성에 지장을 주게된다. 또한 검사시간을 줄이기 위하여, 저속 회전만으로 이상유무를 판단하고자 할 경우 소음정도가 약해 이상유무를 판단하기가 매우 어렵고 더욱더 숙련된 검사자를 필요로 하게 되므로 생산공정에 자동검사기의 도입이 필요하디. 본 논문은 BLDC 모터 제어기의 이상이 발생할 수 있는 경우를 고찰하고, 이러한 BLDC 모터 제어보드의 이상상태가 납땜불량 및 소자 파괴 의하여 입${\cdot}$출력이 비정상적으로 이루어 질 경우의 전류신호와 정상일 때의 전류신호를 비교분석한 후 이를 검출할 수 있는 아날로그 회로를 구현하고 실험을 통하여 검증을 하였다. 또한 이러한 BLDC모터 제어기의 검사기를 아날로그 회로로 구현할 경우의 주의점을 고찰한다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1999.10a
• /
• pp.218-223
• /
• 1999

현재의 발전소 보일러 제어방식은 프로세스 성격에 따라 제어루프의 상태변수들을 근간으로 세부적인 독립된 제어루프별로 제어를 시행하는 개별 루프를 채택하고 있다. 발전소에서 사용하는 PID제어 방식은 각 부시스템들의 상태변수, 출력변수가 다른 부시스템의 선행신호가 되거나 기준신호가 되어 피드백제오, 피드포워드 제어와 캐스케이드 제어 등의 신호로 작용한다. 선행신호와 상태 궤환 신호는 다른 부시스템의 상태변수를 측정함에 의하여 결정되며, 상호연결 함수는 경험에 의한 함수 설정에 의해 결정된다. 본 논문에서는 먼저 화력발전소 보일러 제어시스템을 플랜트 변수들 사이의 인과관계를 표현하는 신호흐름도의 보일러 모델과 실제 발전소에 적용되고 있는 드럼 수위 제어기에 대해 기술한다. 그리고 현장에서 취득한 운전데이터를 이용한 보일러 드럼수위 제어계통의 모델링에 관한 내용에 대해 기술하고, 마지막으로 컴퓨터 시뮬레이션에 의한 제어루프의 모의실험 결과를 통해 제어기의 설계와 제어루프의 효용성을 보이고자 한다.