• Proceedings of the Korea Water Resources Association Conference
• /
• 2015.05a
• /
• pp.445-445
• /
• 2015

비점오염의 특성에 대해 지속적으로 연구 중이지만 수문특성과 연관성이 크다 보니 그 일관성에 대해 확실한 기법이 개발되지 않았다. 기법 개발과 효과적인 오염원 관리를 위해 SWMM 등의 모형을 활용하고 있지만 투입된 노력과 시간에 비해 그 효율성이 매우 적은 편이다. 이런 부분을 보완하고자 본 논문에서는 기존의 비점오염량 산정방법이 아니라 낙동강유역의 도시화 특성 및 수문/기상자료와 처리장 운영자료를 활용한 차별화된 원단위법을 통해 비점 배출 부하량 산정방법을 제시하려고 한다. 배수구역 내 관거 시스템을 합류식으로 가정하였고 배수구역별 비점 발생형태는 하수처리장의 강우 유입량, 하수처리장의 우회유량(Bypass 유량), 하수처리구역의 CSO 유량 3가지로 구분 지었다. 유입 방류자료와 강우자료를 활용하여 임계강우량을 3mm로 설정하여 3mm이상일 경우에 우회유량이 발생한다고 가정하였고 우회유량 발생시 오염부하량 산정은 건기평균유량에 유량변동부하율을 곱하여 시간최대유량으로 전환한 후 강우 지속기간 동안만 우회유량이 발생하는 것으로 가정하였다. CSO 유량은 처리구역/배수구역 면적비에 따라 3개의 그룹으로 구분한 뒤 검증된 SWMM-온천천 모형의 각 소유역별 불투수면적비와 비교하여 유사한 소유역을 각 그룹의 대표유역으로 선정하였다. 선정된 소유역의 CSO 유량과 수문현상의 비선형적인 관계를 고려할 수 있는 신경망 기법을 적용하여 강우특성에 따른 CSO 오염부하량 산정을 실시하였다. 산정결과를 바탕으로 각 하수처리장별 비점저감 기여율을 산정한 결과 대구북부 처리장에서 21.56%로 가장 높은 효율을 보여줬으며 거창가조 지점에서 0.11%로 가장 낮은 효율을 보여주는 것을 확인 할 수 있었다. 이러한 결과를 바탕으로 낙동강유역 내 위치한 하수처리장의 효율성에 대해 알 수 있으며 개선되어야 할 처리장들을 알 수 있었다. 또한 획일화된 방법이 아닌 차별화된 원단위법을 통한 오염부하량 산정은 앞으로의 연구방향에 있어서 좋은 사례가 될 것으로 사료된다.

• Journal of the Korea Society of Computer and Information
• /
• v.17 no.8
• /
• pp.1-10
• /
• 2012

This paper proposes design space exploration methodology of many-core processors including multimedia specific instructions to support high-performance and low power ultrasound imaging for portable devices. To explore the impact of multimedia instructions, we compare programs using multimedia instructions and baseline programs with a same many-core processor in terms of execution time, energy efficiency, and area efficiency. Experimental results using a $256{\times}256$ ultrasound image indicate that programs using multimedia instructions achieve 3.16 times of execution time, 8.13 times of energy efficiency, and 3.16 times of area efficiency over the baseline programs, respectively. Likewise, programs using multimedia instructions outperform the baseline programs using a $240{\times}320$ image (2.16 times of execution time, 4.04 times of energy efficiency, 2.16 times of area efficiency) as well as using a $240{\times}400$ image (2.25 times of execution time, 4.34 times of energy efficiency, 2.25 times of area efficiency). In addition, we explore optimal PE architecture of many-core processors including multimedia instructions by varying the number of PEs and memory size.

• Journal of The Korean Society of Agricultural Engineers
• /
• v.53 no.6
• /
• pp.93-100
• /
• 2011

본 연구에서는 자연광 이용 온실의 재배면적을 최대화 하기 위하여 작물생강 모델링, 태양의 위치 및 일사량을 이용하여 2단재배 시스템을 위한 한계일사량 산정 모델, 2단재배 광환경 분성 모델을 개발하였다. 그리고 광환경의 변화에 따른 작물 생장 지체시간을 이용하여 작물의 생산량이 최대가 될 수 있는 한계 일사량의 값을 산정하여 2단 재배 시스템을 최적 설계 하였다. 2단재배 시스템의 최적설계를 위한 분석결과 총 생산량이 약 3.669 kg (d.m.)${\cdot}m^{-2}{\cdot}yerar^{-1}$이며, 기존 재배방식보다 130.2 %의 생산 증대 효과를 잦는 것으로 계산 되었다. 이와 같은 다단재배 시스템은 온실 내부의 공간을 효율적으로 이용하여 제배면적 대비 에너지 투입 비용을 절감 할 것으로 기대 된다.

• The KIPS Transactions:PartA
• /
• v.19A no.3
• /
• pp.121-128
• /
• 2012

This paper explores the optimal processing element (PE) configuration for ultrasonic image processing at different resolutions ($256{\times}256$, $768{\times}1,024$, and $1,024{\times}1,280$). To determine the optimal PE configuration, this paper evaluates the impacts of a data-per-processing element (DPE) ratio that is defined as the amount of image data directly mapped to each PE on system performance and both energy and area efficiencies using architectural and workload simulations. This paper illustrates the correlation between DPE ratio and PE architecture for a target implementation in 130nm technology. To identify the most efficient PE structure, seven different PE configurations were simulated for ultrasonic image processing. Experimental results indicate that the highest energy efficiencies were achieved at PEs=1,024, 4,096, and 16,384 for ultrasonic images at $256{\times}256$, $768{\times}1,024$, $1,024{\times}1,280$ resolutions, respectively. Furthermore, the maximum area efficiencies were yielded at PEs=256 ($256{\times}256$ image) and 4,096 ($768{\times}1,024$ and $1,024{\times}1,280$ images), respectively.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.05a
• /
• pp.1029-1030
• /
• 2008

FFT(Fast Fourier Transform)는 디지털신호처리에 폭넓게 사용되며 특히 여러 OFDM 시스템에 FFT 처리 과정은 꼭 필요한 부분이다. 본 논문에서는 802.11a W-LAN 에 사용되는 64-point FFT 프로세서를 설계하였다. 설계된 FFT 프로세서는 Radix-$2^3$ 알고리즘을 사용하였으며 저면적복소곱셈기를 사용하여 FFT 프로세서의 면적을 줄이는 방법을 제안한다. 기존의 방식에서 네 개의 실수 곱셈기와 두 개의 덧셈기로 구성되는 복소 곱셈기를 두 개의 실수 곱셈기와 한 개의 덧셈기가 수행하도록 설계하였다. 제안한 FFT 프로세서는 VHDL 로 구현되었고 Quartus 4.2 에서 합성되었다. 합성결과 기존 방식에 비해 약 21%의 면적효율이 발생하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.12B
• /
• pp.2033-2038
• /
• 2000

여러 가지 압축알고리즘 중에서 허프만 부호화는 데이터의 통계적인 중복성을 제거하기 위한 방법으로 많이 사용되어 왔다. 이제까지 허프만 테이블의 특성과 코드워드의 패턴에 따라 효율적으로 복호화할 수 있는 알고리즘이 많이 제안되었다. 본 논문에서는 8진 트리 검색 방법을 이용한 허프만 복호화 알고리즘을 제안하고 효율적인 하드웨어 구현 방법을 제안한다. 하드웨어의 메모리와 게이트 면적을 소형화하였고 빠른 검색을 위하여 알고리즘을 최적화하여 MPEG 오디오 복호화기 시스템에 적용할 수 있게 하였다.

• 기계와재료
• /
• v.26 no.1
• /
• pp.6-15
• /
• 2014

마이크로 가스터빈은 수백 kW의 전기를 생산하는 시스템으로, 최근 천연가스 이용의 확산과 분산 발전에 대한 관심이 증가되면서 기술 개발에 대한 요구가 증가하고 있다. 재생열교환기의 도입과 CHP 시스템 적용을 통해 에너지 효율을 개선하고 각 부품의 가격 경쟁력이 확보된다면, 단위 면적당 출력이 높고, 낮은 공해 물질 배출 특성을 갖는 마이크로 가스터빈은 입지 선정이 용이하고 기존의 도시 가스 공급망을 활용할 수 있다는 측면에서 분산형 발전 시스템의 핵심 역할을 담당할 수 있을 것이다. 이에 마이크로 가스터빈의 기술개발 동향을 소개하고자 한다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2015.08a
• /
• pp.85-85
• /
• 2015

현재 태양광에너지 시장은 해마다 빠른 속도로 성장하는 추세이며 50 GWp/년 이상의 시장으로 변화하였고 앞으로도 전체적인 성장세는 지속 유지될 것으로 판단된다. 하지만 이와 아울러 각 Value chain 별로 많은 기업들이 생겨나게되어 각각의 기업들이 제품을 고효율 저가화 함으로서 경쟁력을 확보하기 위해 많은 노력들이 기울이고 있으며 본 강연에서는 이러한 측면에서 태양광 에너지의 분야별 고효율/저가화를 위한 기술동향을 살펴보고자 한다. 태양광 산업은 아직은 다소 높은 발전단가로 인해 일부 정부의 지원이나 정책에 의해 산업의 규모가 결정되게 되는데 주요한 지원제도는 RPS 제도와 FIT 제도가 있으며 우리나라는 초기 FIT 제도로 국가에서 태양광에서 생산된 전기를 높은 가격에 사주었으나 근래에들어 RPS 제도를 운영하게 되었으며 매전을 하면서 SMP에 준하는 수익을 창출하고 이와 아울러 REC 를 확보하여 확보된 REC 단가에 의해 추가적인 수익을 창출하는 구조의 발전사업이 진행되고 있다. 그리고 RPS나 FIT와 같은 정부의 지원없이도 발전단가의 경쟁력을 확보하는 시점을 그리드패러티라고 하며 이는 매우 중요한 의미를 갖는다. 태양광의 저가화는 그리드패러티 달성을 확보하기 위해 필수적으로 필요한 사안이며 앞으로도 이러한 저가화 / 고효율화 기술노력은 계속 진행될 것으로 판단된다. 우선 소재의 가격을 줄이기 위해 웨이퍼의 두께가 점점 박형화 되어가고 박형화 되면서도 안정적인 공정수율 및 효율을 향상시키기 위한 기술개발이 진행되고 있으며 Cell 분야에 있어서도 고효율을 위한 다양한 Texturing 기술 및 패시베이션 기술의 개발이 이루어 지고 있으며 고효율 컨셉의 MRT cell, Back contact cell 등 고효율 구조의 cell의 양산을 진행하고 있는 등 최근 n-type 기반의 고효율 cell 기술이 활발하게 양산화 검토가 이루어 지고 있다. 모듈 분야에 있어서는 저가/고효율화와 아울러 제품의 신뢰성 확보가 무엇보다도 중요하게 다루어 지고 있으며 이는 모듈이 최소 25년 이상 Field 에서 운용되어 수익창출이 가능해야 하므로 가장 중요한 요소중에 하나라고 할 수 있다. 신뢰성 측면에서 중요하게 다루어 지고 있는 것 중 하나가 PID 저감을 위한 노력이며 이와 관련된 각 소재의 개발이 가장 활발하게 진행되고 있으며 이와 아울러 장수명을 보장하기 위한 내구성이 겸비된 봉지재의 개발 또한 많은 관심을 불러 일으키고 있다. 저가/고효율화를 위해 CTM loss를 줄이기 위한 다양한 시도가 이루어지고 있으며 특수 형태의 리본으로 빛의 흡수를 증가시키거나 컨택저항을 최소화 하기위한 소재의 개발이 이루어 지고 있다. 태양광 시스템 분야의 경우 발전량과 수익창출에 있어 직접적인 영향을 미치는 분야로서 전체 시스템의 loss 를 줄이고 최적의 환경에서 최대한의 발전량을 확보하기 위한 array 설계 및 운용기술이 활발하게 개발되고 있으며 시스템에서의 loss를 줄여줄수 있는 마이크로 인버터나 multi string 인버터의 적용도 이루어 지고 있으나 저가화를 위한 추가적인 노력이 필요한 상황이다. 본 강연의 마지막으로 이러한 노력들의 산물인 특수 태양광 제품 및 시스템의 기술동향에 대해 살펴하고자 한다. 사막은 전체면적의 1/3을 차지할 정도로 넓은 면적을 자랑하지만 밤과 낮의 기온차 그리고 계통 선로의 부재 등 적용하기 어려운 환경적인 제약도 함께 존재하며 이러한 문제를 해결하기 위한 방안에 대해 살펴보고 최근 Hot issue 중의 하나인 수상 태양광 시스템의 장, 단점과 기술적 특성 등을 살펴보고자 한다.

• Korean Journal of Optics and Photonics
• /
• v.12 no.2
• /
• pp.121-128
• /
• 2001

We examine the performance of a Raman amplifier as a function of fiber structure with respect to amplifier gain and double Rayleigh crosstalk penalty. Variations on fiber core radius or index affect both the Raman gain efficiency and Rayleigh backscattering. Contrary to the common concept, the penalty from the doubly amplified Rayleigh scattering could exceed the benefits of higher gain efficiency of small effective area fibers. Appropriate fiber designing parameters are required to increase Raman amplifier efficiency without system penalties. lties.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.45 no.2
• /
• pp.82-92
• /
• 2008

Recently, many digital signal processing(DSP) applications such as H.264, CDMA and MP3 are predominant tasks for modern high-performance portable devices. These applications are generally computation-intensive, and therefore, require quite complicated accelerator units to improve performance. Designing such specialized, yet fixed DSP accelerators takes lots of effort. Therefore, DSPs with multiple accelerators often have a very poor time-to-market and an unacceptable area overhead. To avoid such long time-to-market and high-area overhead, dynamically reconfigurable DSP architectures have attracted a lot of attention lately. Dynamically reconfigurable DSPs typically employ a multi-functional DSP accelerator which executes similar, yet different multiple kinds of computations for DSP applications. With this type of dynamically reconfigurable DSP accelerators, the time to market reduces significantly. However, integrating multiple functionalities into a single IP often results in excessive control and area overhead. Therefore, delay and power consumption often turn out to be quite excessive. In this thesis, to reduce power consumption of dynamically reconfigurable IPs, we propose a novel fine-grained clock gating scheme, and to reduce size of dynamically reconfigurable IPs, we propose a compact multiplier-less multiplication unit where shifters and adders carry out constant multiplications.