• Title/Summary/Keyword: 시뮬레이션 툴

Search Result 396, Processing Time 0.032 seconds

H/W Implementation of DES Algorithm (DES의 하드웨어 구현)

  • 김영진;염흥열;한승조;최광윤
    • Proceedings of the Korea Institutes of Information Security and Cryptology Conference
    • /
    • 1997.11a
    • /
    • pp.205-213
    • /
    • 1997
  • 본 논문에서는 암호화 알고리즘의 표준으로 자리잡은 DES(Data Encryption Standard) 알고리즘을 시스템 설계 기술언어인 VHDL을 이용하여 top-down 방식으로 설계하고 시뮬레이션을 수행하여 암ㆍ복호화의 결과를 보여준다. 또한 이것을 FPGA로 구현함으로써 하드웨어가 차지하는 면적과 속도를 산출 비교하여 암호화 속도 및 크기의 최적화를 위한 설계 방식을 제안한다. 본 논문에서는 최종적으로 V-system을 이용하여 시뮬레이션을 수행하고 Synopsys의 EDA 툴을 이용하여 합성을 한 후에 Xilinx사의 xdm을 이용하여 XC4025E에 칩으로 구현하였다.

  • PDF

A Study on the Acquisition Method for Improving Performance of a GPS Receiver (GPS수신기 성능 개선을 위한 초기 동기 방식에 관한 연구)

  • 이용재;김기두
    • Proceedings of the IEEK Conference
    • /
    • 1999.06a
    • /
    • pp.90-93
    • /
    • 1999
  • 본 논문에서는 캐리어의 동기가 맞았다는 가정 하에서 초기동기 직렬탐색 방식중의 하나인 Multiple Dwell 방식을 사용하여 각각의 초기동기 평균 획득시간과 분산 값을 비교하였다. 문턱값의 설정은 Maximum Likelihood 방식을 도입하여 MATLAB으로 이론값을 계산하고, 이를 SPW라는 시뮬레이션 툴로 모델링을 하여 시뮬레이션 값과 이론값을 비교 분석하였다. 신호 대 잡음비에 대한 Multiple Dwell 방식의 성능을 비교 분석한 결과. Dwell의 수가 증가할수록 성능은 개선되지만 Dwell의 수가 2일 때가 성능 개선 폭이 가장 컸고 Dwell의 수가 4이상에서는 개선 폭이 아주 작아짐 을 보였다.

  • PDF

Overseas - Parametric DesignV (해외건축동향: 미국 - 파라메트릭 디자인V)

  • Sung, Woo-jae
    • Korean Architects
    • /
    • s.560
    • /
    • pp.82-87
    • /
    • 2015
  • 지난 회에서는 형태와 형태이면에 있는 구현의 논리를 모두 다룰 수밖에 없는 파라메트릭 툴의 성격에 대하여 간략하게 이야기 해보았고 이를 반증할수 있는 곡면상의 패널링의 예를 살펴 보았습니다. 삼차원 곡면으로 인해 발생하는 패널들의 시각적 왜곡 및 구축상의 어려움을 해결하고자 왜곡이 발생하는 물리적인 이유를 이해하고 이를 미적분의 개념을 빌어 해결해 보았습니다. 오늘 살펴볼 예도 이와 비슷한 미적분의 개념을 빌리게 되지만 문제의 해결을 위함이 아닌 자연 현상을 시뮬레이션 하고 시뮬레이션의 결과로 얻어진 데이터를 설계에 반영하기 위함이라는데에 차이가 있다고 할 수 있겠습니다. 오늘 살펴볼 내용은 Harvard GSD에서 대학원 설계 수업의 일환으로 제가 진행하였던 파라메트릭 디자인 워크샵의 결과물이며 추후에 이를 실무에 이용하게 됩니다.

  • PDF

양자 시뮬레이션을 통한 나노 CNT 소자에서의 p-n 접합 특성 연구

  • Lee, Yeo-Reum;Choe, Won-Cheol
    • Proceeding of EDISON Challenge
    • /
    • 2013.04a
    • /
    • pp.246-249
    • /
    • 2013
  • EDISON 나노물리 사이트에 탑재된 탄소나노튜브 FET 소자 시뮬레이션 툴을 이용하여 나노 CNT 소자에서의 p-n접합이 갖는 특성을 살펴보았다. 순방향 바이어스에서는 일반적인 p-n접합과 유사한 특성을 보이나 그 원리는 다름을 알 수 있었으며, 역방향 바이어스에서는 밴드 대 밴드 터널링에 의한 전류가 발생함을 확인하였다. 또한 이러한 역방향 바이어스 하의 전류가 도핑농도에 따라 변함을 확인하여 실제 CNT 소자의 도핑농도를 예측해볼 수 있는 가능성을 확인하였다.

  • PDF

Optimal Inverter Power Control for Induction Heating Appliance (인덕션 조리기기의 인버터 출력 최적제어)

  • Lee, Se-Min;Park, Jung-Wook
    • Proceedings of the KIEE Conference
    • /
    • 2007.07a
    • /
    • pp.166-167
    • /
    • 2007
  • 본 논문은 고주파 IH(Induction Heating) 조리기기의 전원으로 사용되는 인버터를 PI 제어기를 사용하여 듀티비를 가변시켜 출력을 최적 제어하는 회로를 제시하였다. 분석에 사용된 기본 인버터 회로는 Single-Ended Push-Pull (SEPP) 영전류 스위칭 공진인버터이며 실제 IH 조리기기의 동작을 구현하기 위해 입력단의 전원으로 220V 60Hz 정현파와 브리지 정류기, 평활 콘덴서를 사용하였다. 회로의 해석과 시뮬레이션을 위해 범용 시뮬레이션 툴인 Pspice를 이용하여 분석하였다. 향후, 제안된 제어방법은 유사한 IH 기기, DC-DC 컨버터, 인덕션 모터등의 시스템에 활용되리라 기대된다.

  • PDF

Evaluation Toolkit for K-FPGA Fabric Architectures (K-FPGA 패브릭 구조의 평가 툴킷)

  • Kim, Kyo-Sun
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.49 no.4
    • /
    • pp.15-25
    • /
    • 2012
  • The research on the FPGA CAD tools in academia has been lacking practicality due to the underlying FPGA fabric architecture which is too simple and inefficient to be applied for commercial FPGAs. Recently, the database of placement positions and routing graphs on commercial FPGA architectures has been built, and provided for enabling the academic development of placement and routing tools. To extend the limit of academic CAD tools even further, we have developed the evaluation toolkit for the K-FPGA architecture which is under development. By providing interface for exchanging data with a commercial FPGA toolkit at every step of mapping, packing, placement and routing in the tool chain, the toolkit enables individual tools to be developed without waiting for the results of the preceding step, and with no dependency on the quality of the results, and compared in detail with commercial tools at any step. Also, the fabric primitive library is developed by extracting the prototype from a reporting file of a commercial FPGA, restructuring it, and modeling the behavior of basic gates. This library can be used as the benchmarking target, and a reference design for new FPGA architectures. Since the architecture is described in a standard HDL which is familiar with hardware designers, and read in the tools rather than hard coded, the tools are "data-driven", and tolerable with the architectural changes due to the design space exploration. The experiments confirm that the developed library is correct, and the functional correctness of applications implemented on the FPGA fabric can be validated by simulation. The placement and routing tools are under development. The completion of the toolkit will enable the development of practical FPGA architectures which, in return, will synergically animate the research on optimization CAD tools.

A Study on Modeling and Simulation of Hydraulic System for a Wheel Loader using AMESim (AMESim을 이용한 휠로더 유압시스템의 모델링 및 시뮬레이션에 관한 연구)

  • Chung, Y.K.;Park, S.H.;Jeong, C.S.;Jeong, Y.M.;Yang, S.Y.
    • Transactions of The Korea Fluid Power Systems Society
    • /
    • v.7 no.4
    • /
    • pp.1-8
    • /
    • 2010
  • 본 논문은 유압해석 상용툴인 AMESim을 이용하여 로드센싱형 휠로더 유압 시스템을 모델링 하였다. 휠로더 유압장치의 주요 구성요소인 펌프, 메인 컨트롤밸브, 압력 보상기, 리모트 컨트롤밸브 및 작업 장치를 모델링 하였으며 실제 차량의 제원을 적용하여 시뮬레이션을 수행하였다. 시뮬레이션 결과와 실차 데이터를 비교 검토하여 시뮬레이션 결과와 실차 데이터가 유사함을 알 수 있었다.

  • PDF

3-D Graphic Simulation of Robot Kinematics (로봇의 기구학적 3차원 그래픽 시뮬레이션)

  • 조병학
    • Proceedings of the Korea Society for Simulation Conference
    • /
    • 1999.10a
    • /
    • pp.202-209
    • /
    • 1999
  • 한국전력공사 전력연구원 로봇 원격제어기술과 가상현실기술을 접목하는 과정의 일환으로 로봇작업을 3-D 그래픽으로 시뮬레이션하는 연구를 수행하였다. 본 논문에서는 로봇언어를 이용하여 이동경로를 생성하고 이동된 로봇의 위치와 자세정보를 그래픽변수와 연결하여 가시화하는 일련의 과정을 다룬다. 개발된 시뮬레이션 패키지는 실시간으로 로봇의 움직임을 관찰하는 목적 이외에 로봇작업경로의 생성과 로봇설계 등의 엔지니어링 목적으로도 활용할 수 있는 기능을 갖추고 있다. 이 시스템은 사용자의 편이성과 로봇의 신뢰성 및 가격적인 면 등을 고려하여 팬티엄-II급 산업용 PC와 Windows NT로 구성되어 있고, 그래픽 툴로는 Microsoft가 멀티미디어용으로 개발한 DirectX를 활용하였다. DirectX는 다양한 예제 프로그램을 포함하고 있는 Software Design Tool을 제공하므로 소프트웨어 개발시간을 단축시키는 장점을 가지고 있다.

  • PDF

A GUI-Based Simulation for a Protocol between Railroad Communication Devices (GUI 기반 철도용 통신장치간 프로토콜 시뮬레이션)

  • Kang, Moon-Ho;Hwang, Jong-Gyu;Lee, Jae-Ho
    • Proceedings of the KIEE Conference
    • /
    • 2003.07d
    • /
    • pp.2630-2632
    • /
    • 2003
  • 본 연구는 철도 선로변에 설치되는 LDTS(Local Data Transmission System)와 EIS(Electronic Interlocking System) 사이의 인터페이스를 위한 정보전송 프로토콜에 대한 성능검증 시뮬레이션을 위한 것으로, LDTS와 EIS사이의 링크사양, 전송 메시지 정보 및 형식, 장치간 전송 프로토콜 기준 등을 분석하여 파라미터들을 추출한 후, 이들을 ARQ, FEC, HARQ 방식들에 적용하여 처리율(Throughput) 및 여러 설계변수들에 대한 시뮬레이션 결과를 비교하였다. 시뮬레이션 프로그램은 Matlab과 Matlab GUI 툴을 이용하여 작성하여 사용자가 손쉽게 시뮬레이션 파라미터들을 조정할 수 있도록 하였고, Matlab 프로그램 완성후에는 이를 Stand-alone C++ 프로그램으로 코드변환하여 Matlab이 설치되지 않은 컴퓨터에서도 프로그램 사용이 가능하도록 하였다.

  • PDF

Behavioral design aad verification of electronic circuits using CPPSIM (CPPSIM을 이용한 동작 레벨에서의 회로 설계 및 검증)

  • Han, Jin-Seop
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.12 no.5
    • /
    • pp.893-899
    • /
    • 2008
  • Behavioral level simulations of LDO voltage regulator and phase locked loop(PLL) are performed with CPPSIM, a behavioral-level simulation tool based on C language. The validity of the simulation tool is examined by modeling analog circuits and simulating the circuits. In addition, the designed PLL adopted digital architecture to possess advantages of digital circuits.