• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
• /
• pp.269-269
• /
• 2016

최근, 플렉서블 광전자소자 제작 기술의 눈부신 발전으로, 기존의 평면형 이미지 센서가 가지고 있는 여러가지 한계를 극복하기 위해 곡면형 이미지 센서 제작에 대한 다양한 연구가 진행되고 있다. 리소그래피, 물질 성장, 도포, 에칭 등의 대부분의 반도체 공정은 평면 기판에 기반한 공정 방법으로 곡면 구조의 이미지 센서를 제작하기에는 많은 어려움이 있다. 본 연구에서는 곡면형 이미지 센서의 제작을 위해 곡면 구조 위에서의 직접적인 공정 대신 평면 기판에서 단결정 실리콘을 이용해 전사 인쇄가 가능하고 수축이 가능한 초박막 구조의 이미지 센서를 제작한 후 이를 떼어내는 방식을 이용하였다. 이온 주입 및 건식 식각 공정을 통해 평면 SOI (Silicon on Insulator) 기판 위에 단일 광다이오드 배열 형태의 소자를 제작한 후 수 차례의 폴리이미드 층 도포 및 스퍼터링을 통한 금속 배선 공정을 통해 초박막 형태의 광 검출기를 완성한다. 이후 습식 식각 및 폴리디메틸실록산(PDMS) 스탬프를 이용한 전사 인쇄 공정을 통해 기판으로부터 디바이스를 분리하여 변형 가능한 형태의 이미지 센서를 얻을 수 있다. 이러한 박막형 이미지 센서는 유연한 재질로 인해 수축 및 팽창, 구부림과 같은 구조적 변형이 가능하게 되어 겹눈 구조 카메라, 튜너블 카메라 등과 같이 기존 방식의 반도체 공정으로는 구현할 수 없었던 다양한 이미징 시스템 개발에 적용될 수 있을 것으로 기대된다.

• 한국결정성장학회지
• /
• 제27권3호
• /
• pp.143-147
• /
• 2017

PVT법으로 성장된 AlN 단결정의 표면 특성 및 결정성을 신뢰성 있게 평가하기 위해 $KOH/H_2O_2$ 혼합액을 이용한 화학적 습식 에칭을 통하여 AlN 단결정의 결함을 분석하였고, 고온 어닐링 공정을 통해 단결정의 결정성 변화를 관찰하였다. $300^{\circ}C$ 이상의 고온에서 강 염기성의 etchant를 사용하는 기존 에칭 방법에서는 재료의 결정성에 따라 쉽게 over etching이 일어난다. Over etching이 일어날 경우 면적당 정확한 에치 핏의 개수를 알 수 없기 때문에 전위 밀도의 신뢰성이 매우 떨어진다. 따라서 이러한 단점을 보완하기 위해 KOH 수용액에 $H_2O_2$를 산화제로 사용하여 $100^{\circ}C$ 이하의 저온에서 에칭을 성공하였으며, 주사전자현미경(SEM, scanning electron microscope)을 통해 에치 핏을 관찰하여 최적 에칭 조건 및 전위 밀도를 확인할 수 있었다. 또한, 성장된 AlN 단결정에 고온 어닐링 공정을 적용한 후, DC-XRD(double crystal X-ray diffraction)를 이용하여 결정성을 평가한 결과, 고온 어닐링 공정 후 FWHM(full with at half maximum) 값이 급격히 감소되는 것을 확인하였으며 이에 대한 메커니즘을 분석하였다.

• 한국정밀공학회지
• /
• 제24권5호
• /
• pp.104-109
• /
• 2007

Photochemical patterning of self-assembled mono layers (SAMs) has been performed by diode pumped solid state (DPSS) 3rd harmonic Nd:$YVO_4$ laser with wavelength of 355 nm. SAMs patternings of parallel lines have subsequently been used either to generate compositional chemical patterns or fabricate microstructures by a wet etching. This paper describes a selective etching process with patterned SAMs of alkanetiolate molecules on the surface of gold. SAMs formed by the adsorption of alkanethiols onto gold substrate employs as very thin photoresists. In this paper, the influence of the interaction between the functional group of SAMs and the etching solution is studied with optimal laser irradiation conditions. The results show that hydrophobic functional groups of SAMs are more effective for selective chemical etching than the hydrophilic ones.

• ETRI Journal
• /
• 제13권4호
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.

• 한국결정성장학회지
• /
• 제27권2호
• /
• pp.89-93
• /
• 2017

다양한 성장온도, V/III 비율, 성장속도과 같은 공정변수의 조절을 통하여 GaN 단결정을 성장시키고, 그에 따른 표면 및 재료 내부의 결함분석을 통하여 고휘도 고출력의 소자적용을 위한 bulk GaN 단결정의 두께를 최적화하였다. 2인치 직경의 sapphire 기판 위에 HVPE(hydride vapor phase epitaxy) 공정변수들을 조절하여, 0.3~7.0 mm 두께의 GaN 결정을 성장시켰다. 성장된 GaN 단결정의 구조분석을 위하여 XRD 분석을 사용하였고, 공정변수의 변화에 따른 표면 특성은 광학 현미경을 이용하여 관찰하였다. 성장된 두께에 따른 결함밀도 분석을 위하여 화학습식 에칭하였고, 에칭된 표면을 SEM으로 관찰하였다.

• 마이크로전자및패키징학회지
• /
• 제17권3호
• /
• pp.79-84
• /
• 2010

3차원 Si 칩 패키징 공정을 위한 비아 홀(TSV: Through-Si-Via) 및 Au 시드층 형성, 전기 도금을 이용한 Cu 충전기술과 범핑 공정 단순화에 관하여 연구하였다. 비아 홀 형성을 위하여 $SF_6$ 와 $C_4F_8$ 플라즈마를 교대로 사용하는 DRIE(Deep Reactive Ion Etching) 법을 사용하여 Si 웨이퍼를 에칭하였다. 1.92 ks동안 에칭하여 직경 40 ${\mu}m$, 깊이 80 ${\mu}m$의 비아 홀을 형성하였다. 비아 홀의 옆면에는 열습식 산화법으로 $SiO_2$ 절연층을, 스퍼터링 방법으로 Ti 접합층과 Au 시드층을 형성하였다. 펄스 DC 전기도금법에 의해 비아 홀에 Cu를 충전하였으며, 1000 mA/$dm^2$ 의 정펄스 전류에서 5 s 동안, 190 mA/$dm^2$의 역펄스 조건에서 25 s 동안 인가하는 조건으로 총 57.6 ks 동안 전기도금하였다. Si 다이 상의 Cu plugs 위에 리소그라피 공정 없이 전기도금을 실시하여 Sn 범프를 형성할 수 있었으며, 심각한 결함이 없는 범프를 성공적으로 제조할 수 있었다.

• 한국정밀공학회지
• /
• 제19권5호
• /
• pp.149-158
• /
• 2002

Recently, the minimum line width shows a tendency to decrease and the multi-level increases in semiconductor. Therefore, a planarization technique is needed and chemical mechanical polishing(CMP) is considered as one of the most suitable process. CMP accomplishes a high polishing performance and a global planarization of high quality. However there are several defects in CMF, such as micro-scratches, abrasive contaminations and non-uniformity of polished wafer edges. Wet etching process including spin-etching can eliminate the defects of CMP. It uses abrasive-free chemical solution instead of slurry. On this study, ILD(Interlayer-Dielectric) was removed by CMP and wet etching process using DHF(Diluted HF) in order to investigate the possibility of planrization by wet etching mechanism. In the thin film wafer, the results were evaluated from the viewpoint of material removal rate(MRR) and within wafer non-uniformity(WIWNU). And the pattern step heights were also compared for the purpose of planarity characterization of the patterned wafer. Moreover, Chemical polishing process which is the wet etching process with mechanical energy was introduced and evaluated for examining the characteristics of planarization.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1339-1340
• /
• 2007

본 연구에서는 이종 차원 나노선과 나노입자의 결합에 따른 단일 나노선 소자의 전기적 특성 및 메모리 효과를 연구하였다. 열증착법으로 성장 된 p 형 Si 나노선에 Atomic Layer Deposition (ALD) 방법으로 10nm의 $Al_{2}O_{3}$를 증착한 후 Low Precensure - Chemical Vapor Deposition (LP-CVD)를 이용하여 Polycrystalline Sicon(Poly-Si)을 Si 나노선 위에 5nm 증착하고 습식 에칭법을 이용하여 poly Si 내의 $SiO_x$를 제거하여 Si 나노입자를 Si 나노선 위에 형성시켰다. 그 후 포토리소그래피 공정을 이용하여 Top gate 형태의 나노선-나노입자 이종결합 Field-Effect Transistor (FET) 소자를 제작하여 게이트 전압에 따른 드레인 전류-전압($I_{DS}-V_{DS}$)의 변화를 측정하여 나노선의 전기 소자로서의 특성을 확인하고, 게이트 전압을 양방향으로 swing 하면서 인가하여 $I_{DS}$ 전류 특성이 변화하는 것을 통해 메모리 효과를 조사하였다. 또한 나노입자의 결합이 게이트 전압의 인가 시간에 따라 드레인 전류에 영향을 미치는 것을 확인하여 메모리 소자로서의 가능성을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.460-460
• /
• 2010

단결정 수정은 높은 자외선(UV) 투과성, 화학정 내성, 압전성 등의 특성을 가지고 있으며, 이로 인해 UV 나노임프린트 리소그래피의 스탬프, 광학 리소그래피의 마스크, MEMS 능동소자 등의 다양한 분야에 응용되고 있다. 단결정 수정의 응용분야를 넓히기 위해서 수정과 수정을 접합하는 것은 매우 유용하다. 수정과 수정의 접합은 무결정 유리, 금속등의 중간층을 이용한 접합이 소개되었으나, 접합 시 접합 계면의 평평도가 낮아 지거나, 중간 금속층의 내화학성이 낮은 단점이 있다[1,2]. 이를 극복하기 위해 중간층을 사용하지 않고, 습식 화학적 에칭을 통한 수정-수정의 직접 접합 방법이 소개되었다[3]. 이 방법은 UV 투과성과 내화학성이 높은 접합을 형성할 수 있으나 500도씨 이상의 고온의 어닐링이 필요한 단점이 있다. 본 연구에서는 플라즈마를 이용하여 저온(200도씨)에서 수정-수정의 직접 접합을 형성하였다. 플라즈마 처리를 통해 수정-수정 직접 접합의 접합 강도가 향상되는 것을 확인하였다. 플라즈마 시간과 수정의 표면 거칠기가 접합 강도에 미치는 영향을 분석하였다. 이 방법을 이용하여 나노 임프린트 리소그래피용 스탬프를 제작하였으며, 성공적으로 나노임프린트를 수행하였다. 이 방법은 MEMS 능동 소자 제작, UV 나노임프린트 리소그래피 스탬프 등 다층 수정구조 제작에 등에 응용될 것으로 기대된다.

• 청정기술
• /
• 제10권1호
• /
• pp.47-51
• /
• 2004

현재 반도체 공정에서 사용되는 세정기술은 대부분이 1970년대 개발된 RCA 세정법인 과산화수소를 근간으로 하는 습식 세정으로, 표면의 입자를 제거하기 위한 SC-1 세정액은 강력한 산화제인 과산화수소에 의한 표면과 입자의 산화와 암모니아에 의한 표면의 에칭이 동시에 일어나 입자를 표면으로부터 분리시킨다. 금속 불순물을 제거하기 위한 SC-2 세정액은 염산과 과산화수소 혼합액을 사용하며 금속 불순물을 용해시켜 알칼리나 금속 이온을 형성하거나 용해 가능한 화합물을 형성시켜 제거한다. 또한 황산과 과산화수소를 혼합한 Piranha 세정액은 효과적인 유기물 제거제로서 웨이퍼에 오염된 유기물을 용해 가능한 화합물로 만들거나 과산화수소에 의해 형성되는 산화막내에 오염물을 포함시켜 불산 용액으로 산화막을 제거할 때 함께 제거된다. 최근 금속과 산화막을 동시에 제거하기 위해 희석시킨 불산에 과산화수소를 첨가한 세정공정이 사용되고 있으며 불산에 의해 표면의 산화막이 제거될 때 산화막내에 포함된 금속 불순물을 동시에 제거시킬 수 있다. 그러나 이와 같이 습식세정액 내에 공통적으로 포함되어 있는 과산화수소의 분해는 그만큼 가속화되어 사용되는 화학 약품의 양이 그만큼 증가하게 되고 조작하기 어려운 단점도 있다. 이를 해결하기 위해 환경친화적인 관점으로 화학약품의 사용을 최소화하는 등 RCA세정을 보완하는 연구가 계속 진행되고 있다. 본 연구에서는 RCA세정법을 환경적으로 대체할 수 있는 세정에 사용되는 전리수의 pH변화에 따른 전리수 분석을 하였다. 전리수의 제조를 위하여 전해질로는 NH4CI (HCI:H2O:NH4OH=1:1:1)를 사용하였다. pH 11 이상, ORP -700mV~-850mV인 환원수와 pH 3 이하, ORP 1000mV~1200mV인 산화수를 제조하였으며, 초순수를 첨가하여 pH 7.2와 ORP 351.1mV상태까지 조절하였다. 이렇게 만들어진 산화수와 환원수를 시간 변화와 pH 변화에 따라 Clean Room 안에서 FT-IR과 접촉각 측정기로 실험하였다. FT-IR분석에서 산화수는 pH가 높아질수록, 환원수는 낮아질수록 흡수율이 낮아졌다. 접촉각 실험에서는 산화수의 pH가 높아질수록 환원수의 pH가 낮아질수록 접촉각이 커짐을 확인하였다. 결론적으로 전리수를 이용하여 세정을 하면, 접촉성을 조절할 수 있어 반도체 세정을 가능하게 할 수 있으며, 환경친화적인 결과를 도출할 것으로 전망된다.