• Proceedings of the Korean Society of Machine Tool Engineers Conference
• /
• 2005.05a
• /
• pp.324-328
• /
• 2005

스핀 밸스 트랜지스터를 소형화 할 수 있는 공정 기술을 소개한다. 스핀 밸브 트랜지스터는 두 개의 실리콘 에미터, 컬렉터 사이에 다층 자성 금속 박막이 존재하는 구조를 갖고 있는 스핀트로닉스 소자이다. SU8을 절연층으로 사용한 접촉 패드의 도입, 실리콘 온 인슐레이터의 사용, 그리고 이온빔/습식 복합에칭 공정의 적용으로 수 ${\mu}m$까지 소형화 할 수 있었다. 트랜지스터의 소형화에 따른 특성 변화는 관찰되지 않았으며, 기존의 트랜지스터와 동일한 $240\%$의 자기전류값을 나타내었다.

• Proceedings of the Korean Magnestics Society Conference
• /
• 2002.12a
• /
• pp.172-173
• /
• 2002

스핀전자소자 연구 분야의 가장 큰 관심은 전하와 스핀의 자유도를 동시에 고려하여 메모리 및 논리용 트랜지스터를 구현하려는데 있다. 스핀 분극 된 전자를 자성금속으로부터 상자성 및 절연체를 이용하여 또 다른 자성체 및 반도체, 초전도체에 주입하는 일 (Spin injection)에 관한 연구가 일부 진행되어 왔다. 두 개의 자성 금속 사이에 Au등의 상자성 금속을 끼워 넣는 구조로 한쪽의 자성금속을 스핀 소스로 사용하여 상자성 금속에 스핀을 주입하고 다른 쪽의 자성금속으로 주입된 스핀을 검출하는 스핀 스위치 저장소자로서의 양극 스핀 트랜지스터 (bipolar spin transistor)를 많은 연구소에서 제조 연구하였다. (중략)

• Journal of the Korean Magnetics Society
• /
• v.21 no.2
• /
• pp.67-76
• /
• 2011

Semiconductor spintronics is an emerging interdisciplinary technology based on the electron spin degree of freedom, combining the magnetic materials and semiconductors. The spin transistor represents a novel semiconductor device, in which the electron spin is injected, manipulated, and detected, and thereby a memory function and data processing function are enabled in one device. Particularly, the spin transistor based on Silicon, the mainstream semiconductor, might have a significant impact on information technology. This review introduces the major progresses of Silicon spintronics in recent years, and describes the technical issues for the future.

• Electrical & Electronic Materials
• /
• v.18 no.11
• /
• pp.24-39
• /
• 2005

• Proceedings of the Korean Magnestics Society Conference
• /
• 2002.12a
• /
• pp.54-55
• /
• 2002

최근 자성박막과 이를 이용해 전자의 스핀을 제어할 수 있게 되면서, 이를 이용한 자기미세소자에 대해 많은 연구가 이루어지고 있다. 그 중 자성 다층박막과 자성 터널 접합에 대한 연구가 많이 행해지고 있는데, Co/cu 다층박막으로 제조한 소자는 상온에서도 65%를 넘는 큰 자기저항비를 보여주고 있다[1]. 또 다른 자기전자소자로 스핀 밸브 트랜지스터(SVT)가 있다[2]. 스핀 밸브 트랜지스터는 두 반도체 기판 사이에 금속 박막을 다층으로 삽입된 구조로 구성되어있다. (중략)

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.177.1-177.1
• /
• 2014

단일벽 탄소나노튜브(single-wall carbon nanotube)와 그래핀(graphene)과 같은 저차원 구조의 탄소물질은 우수한 기계적, 전기적, 열적 광학적 특성으로 인해 투명하고 유연한 차세대 전자소자로의 응용(투명전극, 투명트랜지스터, 투명센서 등)을 위한 연구가 활발히 진행되고 있다. 본 연구에서는 단일벽 탄소나노튜브와 단일층 그래핀을 이용한 하이브리드 박막을 제작하여 투명전극(transparent electrode)과 전계효과 트랜지스터(field effect transistors)로의 응용 가능성을 연구하였다. 하이브리드 박막의 제작은 간단한 방법으로 단일벽 탄소나노튜브가 스핀 코팅된 구리 호일 위에 열 화학기상증착법(thermal chemical vapor deposition)을 통해 제작 하였다. 제작 과정 중 탄소나노튜브의 스핀코팅 조건을 최적화하여 하이브리드 박막에서 탄소나노 튜브의 밀도와 정렬을 제어하였으며 하이브리드 박막 제작 후 스핀 코팅 방향에 따른 박막의 저항을 측정하여 단일벽 탄소나노튜브의 코팅 방향에 따라 박막의 저항이 달라지는 모습을 확인할 수 있었다. 하이브리드 박막의 투명전극 특성을 확인 한 결과 $300{\Omega}/sq$의 면저항에 96.4%의 우수한 투과도를 보이는 것을 확인 할 수 있었다. 또한 하이브리드 박막은 CVD 그래핀과 비교하여 향상된 와 on-state current를 보이는 것을 확인 할 수 있었다. 우리는 단일벽 탄소나노튜와 단일층 그래핀으로 이루어진 하이브리드 박막이 앞으로의 투명하고 유연한 소자제작 연구에 있어 새로운 투명 전극 및, 트랜지스터 제작 방법을 제시 할 수 있을 것이다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2008.02a
• /
• pp.302-302
• /
• 2008

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.25.2-25.2
• /
• 2009

최근 아연산화물과 같은 무기산화물 박막 트랜지스터를 디스플레이의 구동 소자, RFID, 스마트 창으로 활용하기 위한 연구가 많이 이루어지고 있다. 특히, 산화아연 박막 트랜지스터는 기존의 비정질 실리콘이나 저온 제작된 다결정 실리콘을 active layer로 사용해 제작된 소자에 비하여 AMOLED나 AMLCD를 구동하기 충분한 전자 이동도, 환경적으로 안정한 특성을 보이고 비교적 저렴한 가격으로 제작 가능하며 넓은 밴드갭으로 인하여 가시광선 영역에서 투명한 특성을 보인다. 본 연구에서는 Zinc acetate dehydrate를 전구체로 사용하고 ethanolamine 을 솔 안정화제로 사용하여 간단하고 경제적인 솔-젤 방법을 통하여 Zinc Oixde (ZnO)를 active layer로 사용한 박막 트랜지스터를 제작하였다. ZnO 박막 트랜지스터는 전구체 용액을 기판 위에 스핀 코팅한 후 열처리 과정을 통하여 제작되었고 제작된 ZnO 박막 트랜지스터는 가시광선 영역에서 높은 투과도 (>90%) 를 보였다. 산화 아연 박막 트랜지스터의 특성을 향상 시키기 위하여 전구체 용액의 농도 조절, ZnO 박막의 두께 조절, 열처리 온도의 조절 등과 같은 연구를 수행하였다. 여러 공정 조건의 변화를 통하여 최적화된 ZnO 박막 트랜지스터는 전하 이동도가 9.4 cm^2/Vs, sub-threshold slope이 3.3 V/dec 그리고 on-to-off current ratio가 5.5${\times}$10^5로 디스플레이 소자를 구동하기 충분한 특성을 보였다.

• Proceedings of the IEEK Conference
• /
• 2003.07b
• /
• pp.991-994
• /
• 2003

본 논문에서는 수용성 포토레지스트를 이용하여 기존의 패턴 형성 방법을 대신하여 유기 활성층을 리소그라피을 할 수 있도록 하였으며 스핀코팅 방법을 사용하여 대면적 리소그라피를 가능하게 하고 포토 마스크를 사용하여 매우 작은 선폭의 패턴을 형성할 수 있도록 하였다. 그리고 이러한 방법을 이용하여 트랜지스터를 제작하였고 기존의 방법으로 제작한 트랜지스터의 특성과 비교를 해보았다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.1341-1342
• /
• 2007

Poly-ether-sulphone (PES) 기판위에 열처리 공정을 거친 HgTe 나노입자를 이용하여 플렉시블 투명 박막 트랜지스터를 제작하였다. 활성층으로 사용된 HgTe 나노입자층은 UV/ozone 처리로 친수성화 된 PES 기판위에 스핀코팅으로 형성되었다. 제작된 박막 트랜지스터는 전형적인 p형 트랜지스터 특성을 보여주었으며, PES 기판에 스트레인을 가하지 않은 상태에서는 164의 전류점멸비와 1.6 $cm^{2}/Vs$ 의 전하 이동도가 계산되었고, PES 기판에 2.0%의 스트레인을 인가하였을 때에는 266의 전류점멸비와 1.0 $cm^2/Vs$ 의 전하 이동도가 계산되었다.