• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.1
• /
• pp.53-64
• /
• 1998

본 논문에서는 스트림 암호와 공개 키 알고리듬을 혼합하여 초기 동기 방식의 고신뢰도 동기식 스트림 암호 시스템을 제안하였다. 스트림 동기를 위하여 열악한 채널에서도 동기를 유지할 수 있는 고신뢰도 초기 스트림 동기를 제안하고, 데이터 기밀성을 혼합형 키 수열 발생기, 시스템의 안정성재고를 zs알고리듬, 그리고 세션 키 분배를 위한 M-L 키 분배 방식을 적용하여 분석하였다.

• Review of KIISC
• /
• v.1 no.1
• /
• pp.45-53
• /
• 1991

스트림 암호 시스템(stream cipher system)은 동기방식과 자동동기방식으로 구분된 다. 본고에서는 각종 암호 시스템을 세분화하고 그의 정의, 이론적 해석, 암호해독을 위해 요구되는 조건 및 암호문오류정정 등을 다음 목차에 따라 연재로 기술 하고자 한다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.7 no.3
• /
• pp.53-64
• /
• 1997

When we apply a synchronous stream cipher to the T1 carrier system, it can occur long consecutive 0's(or 1's) sequences in the received data. In this case, it is difficult to recover receiver clock and violates a communication protocol. This paper proposes block detection and serial detection method which suppress 0's sequences of more than k( $\geq$ 2) of the stream ciphertext in the T1 carrier system. These ZS methods keep security level and solve problems of stream synchronization.

• Proceedings of the Korea Society of Information Technology Applications Conference
• /
• 2001.11a
• /
• pp.107-108
• /
• 2001

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.8 no.2
• /
• pp.67-80
• /
• 1998

논문에서는 프레임릴레이 프로토콜을 사용하는 암호 통신 시스템에 적합한 키 스트림 동기 방식을 제안하였다. 제안된 주소영역의 확장 비트를 이용한 키 스트림 동기 방식은 단위 측정 시간 동안 측정된 프레임릴레이 프로토콜의 주소영역의 확장 비트 정보와 플래그 패턴의 수신률을 이용하여 문턱값보다 적은 경우에 동기 신호와 세션 키를 전송하므로써 종래의 주기적인 동기 방식에서 전송 효율성 저하와 주기적인 상이한 세션 키 발생, 다음 주김까지 동기 이탈 상태로 인한 오류 확산 등의 단점을 해결하였다. 제안된 알고리즘을 데이터 링크 계층의 처리기능을 최소화하여 패킷 망의 고속화가 가능하도록 설계된 프레임릴레이 프로토콜에서 서비스되는 동기식 스트림 암호 통신 시스템에 적용하여 slip rate $10^{-7}$의 환경에서 주기가 Isec인 주기적인 동기 방식에서 요구되는 9.6*10/ sup 6/비트에 비해 6.4*$10^{5}$비트가 소요됨으로써 전송율 측면에서의 성능 향상과 오복호율과 오복호율과 오복호 데이터 비트 측면에서 성능 향상을 얻었다.다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.22 no.9
• /
• pp.1916-1932
• /
• 1997

The synchronous stream cipher which require absoulte clock synchronization has the problem of synchronization loss by cycle slip. Synchronization loss makes the state which sender and receiver can't communicate with each other and it may break the receiving system. To lessen the risk, we usually use a continuous resynchronization method which achieve resynchronization at fixed timesteps by inserting synchronization pattern and session key. While we can get resynchronization effectively by continuous resynchroniation, there are some problems. In this paper, we proposed an adaptive resynchronization algorithm for cipher system using HDLC protocol. It is able to solve the problem of the continuous resynchronization. The proposed adaptive algorithm make resynchronization only in the case that the resynchronization is occurred by analyzing the address field of HDLC. It measures the receiving rate of theaddress field in the decision duration. Because it make resynchronization only when the receiving rate is greateer than the threshold value, it is able to solve the problems of continuous resynchronization method. When the proposed adaptive algorithm is applied to the synchronous stream cipher system in packet netork, it has addvance the result in R_e and D_e.

• Review of KIISC
• /
• v.5 no.2
• /
• pp.90-96
• /
• 1995

Gollmann이 제안한 Cascade 생성기는 비선형성, 발생되는 수열의 난수특성, 주기성등 암호 알고리즘으로서 필요한 제반 특성을 보장하기 때문에 그동안 스트림 암호의 핵심 논리로 널리 사용되어 왔다. 그러나 최근 생성기 내부의 각 단계별로 시각 제어 수열과 출력 수열 사이에 암호 알고리즘으로는 부적당한 상관관계 특성이 존재함이 입증되었다. 본 고에서는 이러한 상관관계 특성을 이용하여,. 단순 순환 쉬프트 래지스터로 구성된 Cascade 생성기에 대한 기지 평문 공격 방식을 제안한다. 기존의 Lock-in effect 공격방식에 대하여 $10^{21}$ 정도의 안전성을 보장하는 8단계 11-cycle Cascade 생성기에 본 방식을 적용한 결과 불과 88,000 출력 비트만을 사용하여 공격이 성공함을 실험적으로 입증하였다.

• Journal of the Korea Institute of Information Security & Cryptology
• /
• v.14 no.4
• /
• pp.123-134
• /
• 2004

In this paper a high speed architecture of the RC4 stream cipher is proposed and its FPGA implementation is presented. Compared to the conventional RC4 designs which have long initialization operation or use double or triple S-arrays to reduce latency delay due to S-array initialization phase, the proposed architecture for RC4 stream cipher eliminates the S-array initialization operation using 256-bit valid entry scheme and supports 40/128-bit key lengths with efficient modular arithmetic hardware. The proposed RC4 stream cipher is implemented using Xilinx XCV1000E-6H240C FPGA device. The designed RC4 stream cipher has about a throughput of 106 Mbits/sec at 40 MHz clock and thus can be applicable to WEP processor and RC4 key search processor.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.04a
• /
• pp.363-366
• /
• 2001

LILI-128 스트림 암호는 IMT-2000 무선단말간 데이터 암호화를 위하여 제안된 128-비트 크기의 스트림 암호방식이며, 클럭 조절형태의 채택에 따라 속도저하라는 구조적인 문제점을 안고 있다. 본 논문에서는 귀환/이동에 있어서 랜덤한 4개의 연결 경로를 갖는 4-비트병렬 $LFSR_{d}$를 제안함으로서 속도문제를 해결하였다. 그리고 ALTERA 사의 FPGA 소자(EPF10K20RC240-3)를 선정하여 그래픽/VHDL 하드웨어 구현 및 타이밍 시뮬레이션을 실시하였으며, 50MHz 시스템 클럭에서 안정적인 50Mbps (즉, 45 Mbps 수준인 T3급 이상, 설계회로의 최대 지연 시간이 20ns 이하인 조건) 출력 수열이 발생될 수 있음을 확인하였다. 마지막으로, FPGA/VHDL 설계회로를 Lucent ASIC 소자 ($LV160C,\;0.13{\mu}m\;CMOS\;&\;1.5v\;technology$)로 설계 변환 및 타이밍 시뮬레이션한 결과 최대 지연시간이 1.8ns 이하였고, 500 Mbps 이상의 고속화가 가능함을 확인하였다.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.40 no.9
• /
• pp.702-713
• /
• 2003

The importance of protection for data and information is increasing by the rapid development of information communication and network. And the concern for protecting private information is also growing due to the increasing demand for lots of services by users. Asymmetric cryptosystem is the mainstream in encryption system rather than symmetric cryptosystem by above reasons. But asymmetric cryptosystem is restricted in applying fields by the reason it takes more times to process than symmetric cryptosystem. In this paper, encryption system which executes authentication works of asymmetric cryptosystem by means of symmetric cryptosystem. The proposed cryptosystem uses an algorithms combines that combines block cipherment with stream cipherment and has a high stability in aspect of secret rate by means of transition of key sequence according to the information of plaintext while symmetric/asymmetric cryptosystem conducts encipherment/deciphermeent using a fixed key. Consequently, it is very difficult to crack although unauthenticator acquires the key information. So, the proposed encryption system which has a certification function of asymmetric cryptosystem and a processing time equivalent to symmetric cryptosystems will be highly useful to authorize data or exchange important information.