• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송∙미디어공학회 2016년도 추계학술대회
• /
• pp.60-62
• /
• 2016

이동통신 시스템의 OFDM(Othogonal frequency division multiplexing) 신호는 큰 PAPR(Peak to Average Power Ratio)을 가지기 때문에 비선형 특성을 가지는 전력 증폭기의 효율 감소를 가져온다. 이러한 전력 증폭기의 비선형 특성을 개선하여 효율을 증가시키기 위해서 전력 증폭기의 역 특성을 가지는 디지털 전치 왜곡기가 이용된다. 본 논문에서는 제곱근 근사를 이용한 Look-up Table(LUT) 기반의 디지털 전치왜곡(Digital Pre-Distortion :DPD) 기법을 제안한다. 제안하는 방식은 복소 이득(Complex Gain) LUT 구조에서 입력신호의 크기를 구할 때, 기존의 테이블을 이용하여 제곱근 연산을 하는 방식보다 좋은 성능을 내면서 근사를 위한 테이블의 메모리를 필요로 하지 않는다. 또한 간단한 쉬프트 연산 등을 이용하므로 DSP 또는 MCU 기반의 DPD를 구현할 때 간단하게 구현 될 수 있다는 장점을 갖는다. 컴퓨터 모의실험을 통해 제안하는 제곱근 근사방식을 이용한 DPD와 기존의 방식을 사용한 DPD를 비교함으로써 제안하는 방식이 기존 방식보다 좋은 성능을 내면서도 보다 효율적으로 구현될 수 있음을 검증하였다.

• 전자공학회논문지
• /
• 제51권6호
• /
• pp.110-116
• /
• 2014

패턴 매칭 알고리즘은 컴퓨터 네트워크, 유비쿼터스 네트워크, 그리고 센서 네트워크 등을 위한 보안 프로그램에 주로 사용 된다. IT 기술의 발전과 함께 정보의 디지털화가 가속화되면서 네트워크를 통해 전달되는 데이터양이 급증하고 있다. 이에 따라 패턴 매칭 연산의 복잡도도 폭발적으로 증가하고 있다. 따라서 더 많은 패턴을 보다 빠르게 검색할 수 있는 고성능 알고리즘의 개발이 끊임없이 요구되고 있다. 본 논문은 서픽스 트리 기반 패턴 매칭 알고리즘을 새롭게 제안하여 대용량 패턴 매칭 연산의 성능을 높였다. 서픽스 트리는 사전에 정의된 복수 패턴들의 서픽스를 기반으로 생성된다. 이 트리에 쉬프트 노드 개념을 추가하여 기존 패턴 매칭 연산들 중 불필요한 연산의 수행 횟수를 줄였다. 결과적으로 제안하는 구조를 통해 기존 알고리즘 대비 24% 이상의 성능 향상을 이루었다.

• 대한전자공학회논문지SD
• /
• 제39권8호
• /
• pp.34-41
• /
• 2002

본 논문에서는 가상 캐리 예측 덧셈기(pseudo carry look-ahead adder)를 사용하여 분할형 워드 기반 RSA의 구현에 관한 방법을 제안하고 검증하였다. 효율적인 모듈라 곱셈기의 설계를 위해 병렬 2단CSA(carry-save adder) 구조를 사용하였으며 마지막 덧셈의 고속 처리를 위하여 캐리 발생과 지연시간이 짧은 가상 캐리 예측 덧셈기를 적용하였다. 제안한 모듈라 곱셈기는 분할형 워드를 기반으로하여 다음 모듈라 연산을 위해 매 클럭마다 쉬프트와 정렬 연산이 필요없기 때문에 하드웨어를 줄일 수 있으며 고속 모듈라 곱셈 연산을 가능하게한다. 제안한 연산 구조를 PCI 인터페이스를 갖는 FPGA로 기능을 검증한 후 0.5㎛ 삼성 gate array 공정을 사용해서 256 워드 모듈라 곱셈기를 기반으로 한 1024-bit RSA 암호프로세서를 단일 칩으로 구현하였다.

• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.731-734
• /
• 2004

본 논문은 입력영상의 화질 향상을 위하여 기존의 스트레칭 알고리즘을 이용하여 개선된 콘트라스트 알고리즘을 제안하였다. 입력영상의 픽셀(pixel)을 DR(Difference Range)의 범위에 따라 정해진 가중치를 적용하여 새로운 픽셀을 출력한다. 특별한 사용자 정의(User Define)없이 실시간적으로 화질을 개선할 수 있는 장점이 있다. 또한, 하드웨어 적인 측면에서 곱셈 과 나눗셈 연산을 배럴쉬프트(Barrel Shift)를 이용하여 하드웨어 복잡도를 감소 시켰다. 제안한 방식의 알고리즘의 검증을 위하여 C를 이용한 시각적 검증과 하드웨어 측면에서의 검증을 VHDL을 이용한 컴퓨터 시뮬레이션을 통해 확인하였다.

• 디지털콘텐츠학회 논문지
• /
• 제18권1호
• /
• pp.71-77
• /
• 2017

가상광고는 컴퓨터 그래픽을 이용하여 스포츠영상과 같은 미디어제작영상에 제품의 이미지, 로고, 선전문구 등을 삽입하는 광고기법이다. 최근 영상처리 기술과 컴퓨터 성능의 상승으로 인해 스포츠영상에 가상광고를 삽입하기 위한 기술적인 요소가 충족되어 영상 내에 가상광고의 삽입이 활발하게 진행되고 있다. 또한 자동적인 가상광고 삽입을 위한 영상 처리 기술이 가상광고 영역에서 중요한 연구 분야로 자리 잡고 있다. 이에 본 논문에서는 스포츠 영상 내에서 자동적으로 가상광고를 삽입하기 위해 영상처리 기법과 기계학습을 활용하여 저정보 영역을 추출하는 방법을 제안한다. 제안 방법은 영상의 밝기 정도를 히스토그램을 통해 분석하고 기계학습 방법을 활용하여 저정보 영역을 추출한다.

• 한국정보통신학회논문지
• /
• 제15권5호
• /
• pp.1155-1163
• /
• 2011

본 논문에서는 깊이 맵(depth map)에 대한 효율적인 부호화를 위하여 전처리 기법을 제안한다. 현재 3차원 비디오 부호화(3D video coding : 3DVC)에 대한 표준화가 진행 중에 있지만 아직 깊이 맵의 부호화 방법에 대한 표준은 확정되지 않은 상태이다. 제안하는 기법에서는 먼저 입력된 깊이 맵의 히스토그램 분포를 가우시안 혼합모델(Gaussian mixture model : GMM) 기반의 EM(expectation maximization) 군집화 기법을 이용하여 분리한다. 분리된 히스토그램을 기반으로 깊이 맵을 여러 개의 레이어로 분리하게 된다. 분리된 각각의 레이어에서 배경과 객체의 포함여부에 따라 다른 조건의 민쉬프트 필터(mean shift filter)를 적용한다. 결과적으로 영상내의 각 영역 경계는 최대한 살리면서 영역내의 화소 값에 대해서는 평균 연산을 취하여 부호화시 효율을 극대화 하고자 하였다. 다양한 실험영상에 대하여 제안한 기법을 적용한 깊이 맵을 부호화하여 비트율(bit rate)이 감소하고 부호화 시간도 다소 줄어드는 것을 확인 할 수 있었다.

• 한국음향학회지
• /
• 제25권3호
• /
• pp.113-120
• /
• 2006

본 논문은 slow 페이딩 채널에서 block type 파일럿 배치에 기반한 OFDM (Orthogonal Frequency Division Multiplexing) 시스템의 등화 기법을 다루고 있다. 수중 채널에서 얻을 수 있는 비트 속도는 셀룰러 폰이나 실내 무선 시스템과 같은 여타 통신 채널에 비해 상대적으로 낮은 편이며, 따라서 채널 추적시 도플러 효과가 중요한 파라미터가 된다. Coherent 복조 방식의 경우 도플러 주파수에 의한 잔여 평균위상에러는 시스템 성능에 치명적으로 작용할 수 있으며, 등화기만으로는 평균 도플러 쉬프트 효과에 대처하지 못할 수 있다. 공통 도플러 효과에 대처하기 위해 주파수 등화기와 더불어 위상에러 추적회로를 사용하여 회전 에러를 배제할 수 있다. 아울러 성능 저하를 최소화하는 수준에서 추적회로의 연산 부담을 줄일 수 있음을 시뮬레이션을 통해 증명하였다.

• 한국정보통신학회논문지
• /
• 제19권3호
• /
• pp.636-644
• /
• 2015

이 논문에서는 CAM shift알고리즘과 8방향 탐색 위도우를 결합하여 객체의 추적 성능을 향상하는 방법과 추적에 이용되는 프레임의 수를 줄여 연산을 줄이는 방법을 제안한다. CAM shift는 대표적인 색상을 이용한 추적 방법이나 빠른 속도로 이동하는 물체를 추적하기 어려운 단점이 있다. 이를 해결하기 위해 추적 대상을 놓쳐버린 시점에서 마지막으로 추적에 성공한 시점의 정보를 이용하여 8방향 탐색을 실시하여 객체를 찾아 낸 후 CAM shift의 탐색 윈도우를 이동시켜 기존의 CAM shift로는 추적이 불가능한 고속 이동 물체에 대해서도 보다 정확한 추적이 가능하게 되었다. 또한 하드웨어의 발달로 초당 생산되어지는 프레임의 수가 증가하여 불필요한 연산이 증가하게 되었고, 이를 줄이기 위해 추적에 이용되는 프레임의 수를 줄여 연산을 줄여 이 전보다 효율을 높일 수 있었다.

• 전기전자학회논문지
• /
• 제27권3호
• /
• pp.251-257
• /
• 2023

본 논문에서는 비전 트랜스포머의 셀프 어텐션이 갖는 지역적 특징 부족을 개선하는 이중 구조 셀프 어텐션 방법을 제안한다. 객체 분류, 객체 분할, 비디오 영상 인식에서 합성곱 신경망보다 연산 효율성이 높은 비전 트랜스포머는 상대적으로 지역적 특징 추출능력이 부족하다. 이 문제를 해결하기 위해 윈도우 또는 쉬프트 윈도우를 기반으로 하는 연구가 많이 이루어지고 있으나 이러한 방법은 여러 단계의 인코더를 사용하여 연산 복잡도의 증가로 셀프 어텐션 기반 트랜스포머의 장점이 약화 된다. 본 논문에서는 기존의 방법보다 locality inductive bias 향상을 위해 self-attention과 neighborhood network를 이용하여 이중 구조 셀프 어텐션을 제안한다. 지역적 컨텍스트 정보 추출을 위한 neighborhood network은 윈도우 구조보다 훨씬 단순한 연산 복잡도를 제공한다. 제안된 이중 구조 셀프 어텐션 트랜스포머와 기존의 트랜스포머의 성능 비교를 위해 CIFAR-10과 CIFAR-100을 학습 데이터를 사용하였으며 실험결과 Top-1 정확도에서 각각 0.63%과 1.57% 성능이 개선되었다.

• 대한전자공학회논문지SP
• /
• 제42권1호
• /
• pp.79-85
• /
• 2005

이 논문에서는 IMT-2000용 인터폴레이션 필터의 저전력 설계 및 구현 방식을 제안하였다. DA(Distributed Arithmetic) 방식의 장점인 프로세서 구조와, CSD(Canonic Signed Digit) 방식의 장점인 덧셈 연산의 최소화 방법을 함께 사용하여 각 구조의 장점을 살린 인터폴레이션 필터 구조를 제안하였다. 필터계수는 CSD형으로 나타낸 후에 4비트씩 가능한 모든 계산을 미리 수행하여 저장하고, MUX와 덧셈 프로세서를 사용하여 곱셈 연산을 수행하도록 설계하였다. 이와 더불어 기존 곱셈기 구조에서 사용되는 출력용 덧셈기와 지연소자는 1개의 덧셈기와 쉬프트 레지스터를 사용하여 효율적으로 구현될 수 있음을 보였다. IMT-2000에서 사용되는 40탭 인터폴레이션 필터에 대하여, 제안된 구조와 기존의 곱셈기를 사용한 구조를 각각 Verilog-HDL 코딩을 통하여 설계하였다. 기존의 곱셈기를 사용한 구조와 게이트 수를 비교한 결과 68.43%의 감소를 달성할 수 있었다.