• Convergence Security Journal
• /
• v.12 no.4
• /
• pp.115-122
• /
• 2012

As the most common application development of software development time, error-free quality, adaptability to frequent maintenance, such as the need for large and complex software challenges have been raised. When developing web applications to respond to software reusability, reliability, scalability, simplicity, these quality issues do not take into account such aspects traditionally. In this situation, the traditional development methodology to solve the same quality because it has limited development of new methodologies is needed. Quality of applications the application logic, data, and architecture in the entire area as a separate methodology can achieve your goals if you do not respond. In this study secure coding, the big issue, web application factors to deal with security vulnerabilities, web application architecture, design procedure is proposed. This proposal is based on a series of ISO/IEC9000, a web application architecture design process.

• Journal of the Korean Institute of Telematics and Electronics S
• /
• v.36S no.3
• /
• pp.18-26
• /
• 1999

소프트웨어 개발과정에서는 설계 및 코딩에 의해서 프로그램 내에 많은 결함이 삽입되고 시험을 거치는 동안 결함은 발견되고 수정되어 진다. 이와 같은 반복 작업을 통해서 소프트웨어 내에 잠재하고 있는 에러들을 발견, 조치함으로써 소프트웨어 품질은 향상되고 품질에 대한 신뢰성이 높아진다. 본 논문에서는 위와 같은 소프트웨어 개발 과정을 거치는 동안에 많은 시험이 동반되고 이에 따른 시험의 여러 자원이 투입되는데 착안하여 소프트웨어 신뢰도가 성장되어 가는 과정에 수반된 시험능력을 기반으로 한 시험능력의존형 소프트웨어 신뢰도 성장모델을 살펴보고 이를 적용하여 개발중인 소프트웨어에 대한 시험능력 투입에 따른 신뢰도를 평가하였다. 또 S-Shaped Model에 의한 평가치와 비교하여 시험이 진행됨에 따라 소프트웨어 고장 발견율이 상승되는 것을 보였다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11b
• /
• pp.915-918
• /
• 2003

본 논문은 OPC 기반 장비의 제어 소프트웨어 생성 시스템(iMaker)의 중앙 집중식 제어 모델의 취약점(제어 컴퓨터의 오류시 모든 제어 중지)을 해결하고 성능 향상을 위하여 제어 소프트웨어를 구성하는 제어 로직들의 분산 배치 및 통합 방법을 사용하여 소기 목적을 달성하고자 한다. 우리가 제안하는 분산 배치 통합 모델은 제어 소프트웨어 실행 시에 발생할 수 있는 오류(시스템 에러, 네트웍 오류)를 극복하는 구조로 디자인하였기 때문에 PC 기반의 제어시스템에 대하여 안전성을 보장하는 방법을 제공한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 1999.11a
• /
• pp.252-259
• /
• 1999

This paper describes the development of cluster-aware application that provides advanced services such as automatic failover, faster error recovery, easy administration and scalability in clustering environment. For These, total system architecture and algorithm are proposed. For the verification this paper, socket application and cluster resource DLL, administration DLL for the application are implemented and tested. Using the microsoft cluster server, The individual failed services was relocated from one server to another. The result shows that allows applications on the original server to continue running, unaffected tv the failed service.

• Proceedings of the KIPE Conference
• /
• 2015.07a
• /
• pp.465-466
• /
• 2015

배터리 관리시스템(BMS;battery management system)의 중요 고려요소인 SOC(state-of-charge) 및 SOH(state-of-health)의 전기적 등가회로 모델 기반 고성능 추정의 전제 조건은 배터리 단자전압의 안정된 실험데이터 확보이다. 그러나, 예상치 않은 에러로 인해 배터리 단자전압에 노이즈 성분이 포함될 경우 SOC 및 SOH 추정알고리즘의 성능저하가 우려된다. 이를 위해, 본 논문은 이산 웨이블릿 변환(DWT;discrete wavelet transform)의 다해상도 분석(MRA;multi resolution analysis) 레벨에 따른 디노이징 최적 성능을 소개하고자 한다. 하드 임계화(hard-thresholding) 및 소프트 임계화(soft-thresholding) 기법에 따른 디노이징 성능 차이를 보이고, 각 임계화 기법 적용 시 디노이징 최적 성능을 보이는 레벨을 선택한다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2009.05a
• /
• pp.499-502
• /
• 2009

7차 교육과정은 응용소프트웨어를 얼마나 잘 다루는지와 같은 컴퓨터를 도구적 활용을 중점으로 구성되었다. 컴퓨터 과학의 기본원리를 적용하여 문제해결능력을 신장시키고 이를 구현하기 이한 체계적인 교육의 필요성이 제기되어 2007년 개정 교육과정에서 문제해결방법과 절차라는 대영역이 포함되었다. 정보과목 문제해결방법과 절차 영역에서 다양한 문제를 이해 분석하여 알고리즘을 설계하고 구현하는데 있어 원활한 교수학습을 위한 다양한 방법과 도구들에 대한 연구가 요구되고 있다. 본 연구는 창의적 문제해결 향상에 효과적인 프로그래밍 언어들은 상용소프트웨어들의 비용부담과 언어적 문법, 에러발생에 대한 해결에 비중이 높아 학습자가 겪는 인지적 부담을 감소 할 수 있는 EPl(Educational Programming Language)인 Scratch 프로그래밍으로 창의적 문제해결력 향상을 위한 교수학습 모형을 개발하였다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.1
• /
• pp.137-149
• /
• 2004

A new software paradigm is required on the development of network and various service requirements. With this, many studies on a mobile agent have been made. For the execution of the mobile agent, migration is the most important factor that influences the performance of the mobile agent. In this paper we propose the method that leads to high migration efficiency in order to improve the performance. The features of our migration technique are as follows. First, the migration technique creates the dynamic itinerary that appropriately copes with the network conditions and the platform changes to improve the agent execution efficiency. Second, it perfecters an executed code to reduce the amount of the mobile data and reduces the execution time by instantiating the agent in advance. Third, it improves the execution efficiency by using the checkpoint-based recovery method that does not execute the agent again and recovers the process states even though the errors take place. Though the simulation we compare the proposed method with the existing methods. The simulation result shows that the proposed method outperform the existing methods in terms of migration.

• Journal of the Institute of Electronics Engineers of Korea SP
• /
• v.49 no.1
• /
• pp.58-66
• /
• 2012

Even after establishment of H.264/AVC standard, the video coding experts group (VCEG) of ITU-T has researched on development of promising coding techniques to increase coding efficiency based on the key technology area (KTA) software. Recently, the joint collaboration team video coding (JCT-VC) which was composed of the VCEG and the motion picture experts group (MPEG) of ISO/IEC is developing a next-generation video standard namely HEVC intended to gain twice efficiency than H.264/AVC. An adaptive interpolation technique, one of various next-generation techniques, reported higher coding efficiency. However, it has high computational complexity and does not deal with various error characteristics for videos. In this paper, we investigate characteristics of interpolation filters and propose an effective fixed interpolation filter bank including diverse properties of error. Experimental results is shown that the proposed method achieved bitrate reduction by 0.7% and 1.3% compared to fixed directional interpolation filter (FDIF) of the KTA and the directional interpolation filter (DIF) of the HEVC test model, respectively.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2012.11a
• /
• pp.123-123
• /
• 2012

최근 연구되고 있는 TSV(Through Silicon Via) 기술은 Si 웨이퍼 상에 직접 전기적 연결 통로인 관통홀을 형성하는 방법으로 칩간 연결거리를 최소화 할 수 있으며, 부피의 감소, 연결부 단축에 따른 빠른 신호 전달을 가능하게 한다. 이러한 TSV 기술은 최근의 초경량화와 고집적화로 대표되는 전자제품의 요구를 만족시킬 수 있는 차세대 실장법으로 기대를 모으고 있다. 한편, 납땜 재료의 주 원료인 주석은 주로 반도체 소자의 제조, 반도체 칩과 기판의 접합 및 플립 칩 (Flip Chip) 제조시의 범프 형성 등 반도체용 배선재료에 널리 사용되고 있다. 최근에는 납의 유해성 때문에 대부분의 전자제품은 무연솔더를 이용하여 제조되고 있지만, 주석을 이용한 반도체 소자가 고밀도화, 고 용량화 및 미세피치(Fine Pitch)화 되고 있기 때문에, 반도체 칩의 근방에 배치된 주석으로부터 많은 알파 방사선이 방출되어 메모리 셀의 정보를 유실시키는 소프트 에러 (Soft Error)가 발생되는 위험이 많아지고 있다. 이로 인해, 반도체 소자 및 납땜 재료의 주 원료인 주석의 고순도화가 요구되고 있으며, 특히 알파 방사선의 방출이 낮은 로우알파솔더 (Low Alpha Solder)가 요구되고 있다. 이에 따라 본 연구는 4인치 실리콘 웨이퍼상에 직경 $60{\mu}m$, 깊이 $120{\mu}m$의 비아홀을 형성하고, 비아 홀 내에 기능 박막증착 및 전해도금을 이용하여 전도성 물질인 Cu를 충전한 후 직경 $80{\mu}m$의 로우알파 Sn-1.0Ag-0.5Cu 솔더를 접합 한 후, 접합부 신뢰성 평가를 수행을 위해 고속 전단시험을 실시하였다. 비아 홀 내 미세구조와 범프의 형상 및 전단시험 후 파괴모드의 분석은 FE-SEM (Field Emission Scanning Electron Microscope)을 이용하여 관찰하였다. 연구 결과 비아의 입구 막힘이나 보이드(Void)와 같은 결함 없이 Cu를 충전하였으며, 고속전단의 경우는 전단 속도가 증가할수록 취성파괴가 증가하는 경향을 보였다. 본 연구를 통하여 전해도금을 이용한 비아 홀 내 Cu의 고속 충전 및 로우알파 솔더 볼의 범프 형성이 가능하였으며, 이로 인한 전자제품의 소프트에러의 감소가 기대된다.

• Journal of KIISE:Computing Practices and Letters
• /
• v.15 no.7
• /
• pp.469-477
• /
• 2009

In mobile systems, energy efficiency is critical to extend battery life. Therefore, power consumption should be taken into account to develop software in addition to performance, Efficient software design in power and performance is possible if accurate power prediction is accomplished during the execution of software, In this paper, power estimation model is developed using statistical analysis, The proposed model analyzes processor behavior Quantitatively using the data of performance monitoring events and power consumption collected by executing various benchmark programs, And then representative hardware events on power consumption are selected using hierarchical clustering, The power prediction model is established by regression analysis in which the selected events are independent variables and power is a response variable, The proposed model is applied to a PXA320 mobile processor based on Intel XScale architecture and shows average estimation error within 4% of the actual measured power consumption of the processor.