• The Journal of the Institute of Internet, Broadcasting and Communication
• /
• v.14 no.1
• /
• pp.15-21
• /
• 2014

Due to the development of manufacturing technology scaling, more transistors can be placed on a cache memories of a processor. However, processors become more vulnerable to the soft errors because of highly integrated transistors, the reliability of cache memory must consider seriously at the design level. Various researches are proposed to overcome the vulnerability of soft error, but researches of tag bit are proposed very rarely. In this paper, we revaluate the reliability improvement technique for tag bit, and analyse the protection rate of write-back operation, which is a typical case of not satisfying temporal locality. We also propose the methodology to improve the protection rate of write-back operation. The experiments of the proposed scheme shows up to 76.8% protection rate without performance degradations.

• The KIPS Transactions:PartD
• /
• v.12D no.7 s.103
• /
• pp.931-936
• /
• 2005

There may be subtle errors in embedded software since its functionality is very complex. Thus formal verification for detecting them is very needed. Model checking is one of formal verification techniques, and SLAM is a well-known software model checking tool for verifying safety properties of embedded C program. In this paper, we develop a software model checker like SLAM for verifying embedded Java program Compared to SLAM, our tool allows to verify liveness properties as well as safety ones. As a result, we verify some desired properties in embedded Java program for controlling REGO robot.

• Journal of the Korea Academia-Industrial cooperation Society
• /
• v.6 no.1
• /
• pp.54-57
• /
• 2005

A soft error rate neutrons is a growing problem fur terrestrial integrated circuits with technology scaling. In the acceleration test with high-density neutron beam, a latch-up prohibits accurate estimations of the soft error rate (SER). This paper presents results of analysis for the latch-up characteristics in the circumstance corresponding to the acceleration SER test for SRAM. Simulation results, using a two-dimensional device simulator, show that the deep p-well structure has better latch-up immunity compared to normal twin and triple well structures. In addition, it is more effective to minimize the distance to ground power compared with controlling a path to the $V_{DD}$ power.

• Journal of KIISE:Software and Applications
• /
• v.37 no.4
• /
• pp.323-339
• /
• 2010

The complexity of embedded systems and the effort to develop them has been rising in proportion with their importance. Also, the heterogeneity of the hardware and software parts in embedded systems makes it more challenging to develop. Errors caused by hardware/software interfaces, especially, account for up to 13 percent of failures with an increasing trend. Therefore, verifying the interface between hardware and software in embedded system is one of the most important research areas. However, current approaches such as co-simulation method and model checking have explicit limitations. In this paper, we propose the synthesizable interface co-verification framework for hardware/software co-design. Firstly, we introduce the separate interface specifications for the heterogeneous components to describe hardware design and software design. Our specifications are expressive enough to describe both. We also provide the transformation rules from the software specification to the hardware specification so that the whole system can be described from the software view. Secondly, we address the solution of verifying the interface of the software and hardware design by adopting and extending existing verification-techniques and extending them. In hardware interface verification, we exploit the model checking technique and provide more efficient verification by closing the hardware design from the assumption of the software behavior which is ensured by software verification step. Lastly, we generate the interface codes such as device APIs, device driver, and device controller from the specification so that verified hardware and software codes can be synthesized without extra efforts.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.43 no.8 s.350
• /
• pp.69-76
• /
• 2006

In this paper, we propose blind adaptation strategies for decision feedback equalizer (DFE) optimizing the operation mode between acquisitionand tracking modes based on adjustable soft decision devices. The proposed schemes select an optimal soft decision device to generate feedback samples for the DFE at a given noise to signal ratio, and apply corresponding adaptation rules which combine a blind infinite impulse response (IIR) filtering adaptation and the decision-directed least mean squared (DD-LMS) DFE adaptation. These adaptation approaches attempt to achieve not only smooth transition between acquisition and tracking of DFE but also mitigation of error propagation.

• Electronics and Telecommunications Trends
• /
• v.16 no.5 s.71
• /
• pp.1-11
• /
• 2001

본 논문은 대형 ATM 스위칭 시스템인 HANbit ACE2000 시스템의 소프트웨어를 개발하고 시스템 개발 시 필요한 각종 소프트웨어 컴포넌트들을 효율적으로 개발 및 등록, 관리하기 위해 도입된 미들웨어와 객체지향 설계 개념을 이용한 UML을 적용하여 프로그램의 에러를 줄이고 개발자와 관리자간의 규약에 의한 체계적인 종합개발 및 관리 방안에 대한 특성과 각 기능에 대해 살펴본다. 또 이것을 활용하여 ACE2000 시스템에서 개발, 등록 관리되고 있는 소프트웨어에 대해 소개함으로써 대형 시스템 개발에 유용하게 이용되도록 한다. 특히, 대형 시스템 개발에 적용된 개발체계 및 개발환경을 언급함으로써 유사 프로젝트 수행 시 추가 개선사항이나 개발환경 개선에 참고가 되도록 하였다.

• Journal of the Korean Association of Geographic Information Studies
• /
• v.1 no.1
• /
• pp.3-7
• /
• 1998

The issue of data accuracy brings a different perspective to the issue of GIS modeling, calls into a question the usefulness of data models such as DEM. Accuracy can be determined by randomly checking positional and attribute accuracy within a GIS data layer. With the increasing availability of DEM and the software capable of processing them, it is worthwhile to call attention for data accuracy and error analysis as GIS application depends on the priori established spatial data. The purpose of this paper was to investigate methods for data accuracy measurement and error detection methodology with two types of DEM's: 1 to 24,000 and 1 to 250,000 DEM released by U.S. Geological Survey. Another emphasis was given to the development of methodology for processing DEM's to create Arc/Info and GRASS layers. Data accuracy analysis with DEM was applied to a 250 sq.km area and an error was detected at a scale of 1:24,000 DEM. There were two possible reasons for this error: gross errors and blunders.

• Proceedings of the Korean Information Science Society Conference
• /
• 2006.10d
• /
• pp.263-267
• /
• 2006

OFDM(A) 기반 네트워크는 IEEE 802.16e 시스템 및 WiBro 시스템 등으로 구현되고 있으며, 4G 시스템과 같은 차세대 이동통신 시스템의 기반 기술로서 많이 연구되고 있는 시스템이다. 이와 같은 OFDM(A) 시스템을 기반으로 IP 네트워크를 구축하게 된다면, 단말의 핸드오버를 지원하기 위하여 MAC 및 IP 계층에서의 핸드오버 기법에 대한 정의가 필요하다. IP 네트워크의 가장 큰 특징은 CDMA와 같은 서킷 네트워크가 아니라 패킷 네트워크라는 것이다. 이러한 패킷기반 네트워크에서의 소프트 핸드오버 기법은 CDMA 네트워크에서 제공되고 있는 소프트 핸드오버 기법을 그대로 적용할 수 없다. CDMA 소프트 핸드오버 기법은 물리계층에서의 신호 결합을 수행하게 되는데 패킷 네트워크에서 두 기지국으로부터 전송되는 패킷은 MAC 및 IP 헤더를 가지게 되고, 헤더에 포함되는 정보는 각 기지국에서 서로 다르게 전송하므로 물리계층에서의 신호 결합을 수행할 수가 없다. 본 논문에서는 기존에 제안된 소프트 핸드오버 기법의 단점을 보완하고 IP 기반 네트워크에 적용 가능한 소프트 핸드오버 기법을 제안한다. 제안하는 소프트 핸드오버 기법은 패킷 네트워크의 특성을 반영하여 소프트 핸드오버에 참여하는 기지국이 서로 다른 패킷을 전송하도록 디자인하였고, 에러 발생률을 낮추기 위하여 AMC (Adaptive Modulation and Coding) 기법을 적용하였다. 또한 OFDM(A) 시스템의 multi-carrier 특성을 이용하여 네트워크 자원을 효율적으로 사용함으로써 네트워크의 전체적인 성능 향상이 가능하도록 개발되었다.

• Proceedings of the KAIS Fall Conference
• /
• 2001.05a
• /
• pp.195-198
• /
• 2001

본 논문에서는 최근 그 응용이 증가하고 있는 CAN통신 프로토콜을 이용하여 차량내 network개념을 도입하여 차내 각종 전기신호와 센서 입출력을 제어하는 통합 시스템의 개발에 관한 것을 간략히 기술한다. CAN시스템은 최대 1Mbps의 전송 비트율과 에러검출 및 에러영향의 시스템 내로의 한정 등의 기능이 뛰어난 높은 레벨의 통신 안정성을 가지면서 분산 실시간 제어를 효율적으로 지원하는 serial bus communication프로토콜의 하나이다. 본 연구에서 개발된 시스템은 4개의 독립 제어시스템과 관련 소프트웨어로 구성되어 있으며. 각각의 제어시스템간의 정보의 교환은 CAN통신 프로토콜에 안정적으로 이루어지며 자동차의 고급화와 함께 향후 실용화가 기대된다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2003.11c
• /
• pp.1547-1550
• /
• 2003

네트워크의 발달과 다양한 서비스의 요구에 따라 새로운 소프트웨어의 패러다임에 대한 요구와 함께 이동 에이전트에 대한 많은 연구가 진행 중이다. 이동 에이전트의 수행에 있어 이주비용은 이동 에이전트의 성능에 많은 영향을 미친다. 본 논문에서 이동에이전트의 이주비용을 최적화하기 위한 기법을 제안한다. 제안하는 이주기법의 특징은 다음과 같다. 첫째, 네트워크 상태 및 플랫폼 상태변화에 적절하게 대응할 수 있는 동적 경로를 생성하여 에이전트 수행 효율을 높인다. 둘째, 수행할 코드를 프리패칭하여 이동 데이터량을 줄이고, 필요한 에이전트를 미리 인스턴스시켜 수행 시간을 단축한다. 셋째, 체크포인트기법을 사용하여 에이전트 수행 중에 에러가 발생할지라도 에이전트는 재 수행을 하지 않고 에러 이전의 상태로 복구하는 방법을 사용하여 수행 효율을 높인다.