• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.63.2-63.2
• /
• 2011

본 연구에서는 질화물 계 발광 다이오드의 광추출효율을 향상시키키 위해서 발광 다이오드의 ITO 투명전극 층 상부에 임프린팅 공정을 이용하여 고굴절률 레진 패턴을 형성하였다. 고굴절률 레진은 단량체 기반의 열경화성 임프린트 레진에 ZnO 나노 파티클을 분산시켜 제작하였고 ZnO 나노 파티클의 함량비를 달리하여 레진의 굴절률을 조절하였다. 고굴절률 레진으로 이루어진 패터닝 층은 열경화 임프린팅 공정으로 제작되었고 300 nm 크기의 dot 또는 hole 격자 패턴 및 moth-eye 형상의 저반사 나노 패턴 등으로 형성되었다. 발광 다이오드에 형성된 패터닝 층의 굴절률, 구조에 따른 광추출효율 향상 정도를 분석하기 위하여 electroluminescence 측정을 하였으며 I-V characteristics를 통해서 임프린팅 공정에 의하여 발광 다이오드 소자의 전기적 특성이 저하되지 않았음을 확인하였다.

• Proceedings of the KIEE Conference
• /
• 1997.11a
• /
• pp.692-696
• /
• 1997

본 연구에서는 BJT(Bipolar Junction Transistor)와 MOSFET (Metal Oxide Semiconductor Field Effect Transistor) 등을 1MeV에너지의 전자빔을 선량을 변화시켜가며 조사시켜 그 특성 변화를 분석하였다. BJT에 대해서는 조사 전, 후의 전류 이득의 측정을 통해 base 에서의 minority-carrie의 수명 변화에 의해서 전류 이득이 감소하는 것으로 나타났으며, MOSFET의 경우는 oxide 지역의 전하량 변화에 의해서 문턱 전압이 영향을 받음을 확인할 수 있었다. BJT의 minority-carrier의 수명 감소량은 조사 선량이 증가함에 따라 직선적으로 변화함을 알 수 있었고, MOSFET의 문턱 전압의 변화는 nMOS와 pMOS의 경우 서로 다름을 관찰할 수 있었는데 이는 oxide내에서 발생하는 전하에 의해 차이가 남을 알 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2012.02a
• /
• pp.115-115
• /
• 2012

반도체/디스플레이 산업분야의 발전으로 진공 공정 기술력 또한 증진되고 있다. 반도체소자의 초미세화, 진공부품의 대면적화가 진행 되면서 진공 공정 중에 발생하는 오염입자를 제어하는 것이 이슈가 되고 있다. 오염입자는 플라즈마의 물리적인 부식과 활성이 높은 화학반응에 의해 진공부품에서 부식이 진행되어 발생하며, 이는 반도체 및 디스플레이 부품의 신뢰성측면과 수율저하 등 life time의 근본적인 문제점으로 대두되고 있다. 본 연구에서는 반도체/디스플레이 장비용 코팅부품으로 많이 사용되고 있는 Al2O3 코팅막을 이용하였으며, sealing time에 따른 Anodic Aluminum Oxide (AAO) electrode의 물성특성평가 및 진공평가기술을 이용하여 life time을 예측하는 연구를 수행하였다.

• Proceedings of the KIEE Conference
• /
• 1998.07b
• /
• pp.660-662
• /
• 1998

실장 PCB에 대한 검사업무는 많은 인력과 시간비용을 요구 제품의 생산성을 저하시킴으로써 제품에 대한 경쟁력 확보에 큰 장애요인이 되고 있다. 따라서, 기업들은 검사 자동화를 추진하여 왔는데, 검사 생산성을 획기적으로 개선하기 위해서는 검사패턴을 자동 생성하고 아날로그 회로나 디지털 회로상의 전자 소자나 회로 기능을 선택적으로 검사함으로써 검사비용을 최소화할 수 있는 다기능 검사 기능이 요구된다. 따라서, 본 연구에서는 회로 보오드상의 부품 특성에 따라 최적의 검사패턴을 자동 작성하고 동시에 실행할 수 있는 지능형 검사 시스템을 개발하고자 한다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2005.07a
• /
• pp.99-100
• /
• 2005

Reliability of the thyristor has a major effects on the high power systems such as HVDC, SVC and FACTs, etc. Therefore, analyzing method for thyristor aging is important to improve the stability of thyristor and high power systems. In this paper, we explain the analyzing method for examine the thyristor aging effect. And also, the thyristor aging experiments were performed to investigate the characteristic degradation due to the aging.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.05a
• /
• pp.60.1-60.1
• /
• 2011

비정질 indium-gallium-zinc-oxide (a-IGZO)는 thin film transistor (TFT)에 적용되는 대표적인 active layer로써 높은 이동도를 갖고, 도핑 농도의 제어가 용이하며 낮은 온도에서도 대면적에 증착할 수 있는 특성을 가지고 있다. 특히 저온에서 대면적 증착이 가능한 장점을 갖고 있어 LCD 분야뿐만 아니라 다양한 분야에서 상용화하려는 연구가 시도되고 있다. a-IGZO를 구성하는 물질 중에 이동도에 중요한 역할을 미치는 In은 대표적인 투명전극물질인 indium-tin oxide (ITO)에서 고전류 구동에 의한 확산이 널리 알려져 이에 대한 증명과 개선을 위한 연구가 진행되고 있다. 보고된 결과에 따르면 device에 지속적인 구동 전압을 가했을 때 In이 유기층로 확산되어 organic light emitting diode(OLED)의 성능을 저하시키는 것으로 알려져 있다. 따라서, a-IGZO에서도 고전류 구동에 의한 indium의 이동이 필수불가결하다고 판단된다. 본 연구에서는 a-IGZO TFT에 고전압 구동을 반복적으로 시행함으로써 발생하는 전기적 특성의 변화를 확인하였고, 동일한 소자의 전극과 채널 사이의 계면에서 In 분포를 energy dispersive spectrometer (EDS)로 관찰하여 In 분포와 전기적 특성 간의 상관관계에 대해 연구하였다.

• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 2015.05a
• /
• pp.51-52
• /
• 2015

Organic light emitting diode (OLED) 나 organic photovoltaic device (OPV)와 같은 유기소자에 전극으로 쓰이고 있는 indium tin oxide (ITO)는 유연한 디바이스에 적용하기에는 유연성이 떨어진다는 문제가 있다. 이를 해결하기 위해서 ITO를 대체할 수 있는 CNT, Graphene, AgNWs, 전도성 고분자 등의 투명전극에 관한 연구가 활발히 진행되고 있다. 그러나 CNT, Grapene, 전도성 고분자는 여전히 전기적 특성이 좋지 못하기 때문에 차세대 투명전극으로 사용되기는 어려움이 있다. 반면에 AgNWs는 용액공정으로 제조 단가가 비교적 저렴하며, 높은 전기전도도 특성과 우수한 유연성을 가지는 투명 전극이기 때문에 많은 주목을 받고 있다. 그러나 NW-NW간의 접촉저항이 높아 전도성이 저하된다는 문제점과 Environmental stability가 좋지 못하다는 단점이 여전히 존재한다. 본 연구에서는 AgNW 전극 위에 플라즈마처리를 진행하여 AgNW의 전도성과 Stability를 향상시키고자하였다. 플렉서블한 PET기판위에 AgNW 전극을 Spray Coating하여 균일하게 전극을 형성하였고, 플라즈마 처리를 통해서 기판의 변형없이 AgNW의 저항을 45%이상 향상시켰으며, Stability 또한 아무것도 처리하지 않은 AgNW에 대비하여 2배 이상 향상된 것을 확인하였다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.50 no.4
• /
• pp.35-42
• /
• 2013

In this paper, the analog performance of FinFET structure was estimated by extracting the DC/AC characteristics of the 22 nm process FinFET structures with different layout considering spacer and SEG using 3D device simulator, Sentaurus. Based on the analysis results, layout methods to enhance the analog performance of multi-fin FinFET structures are proposed. By adding the spacer and SEG structures, the drive current of 1-fin FinFET increases. However, the unity gain frequency, $f_T$, reduces by 19.4 % due to the increase in the total capacitance caused by the added spacer. If the process element is not included in multi-fin FinFET, replacing 1-finger with 2-finger structure brings approximately 10 % of analog performance improvement. Considering the process factors, we propose methods to maximize the analog performance by optimizing the interconnect and gate structures.

• Journal of the Korean Institute of Illuminating and Electrical Installation Engineers
• /
• v.17 no.6
• /
• pp.105-112
• /
• 2003

Diode rectifier which can't be controlled output voltage and phase control converter as AC/DC converter have low power factor and harmonics of lower order in the line current. In this paper, three phase PWM(Pulse Width Modulation) AC/DC boost converter is studied to solve these problems. The characteristics of a proposed converter are to control the phase of current without current sensor as a very simple control algorithm using circuit parameters only and to apply sinusoidal PWM method with fixed switching frequency due to a difficult design of input filter and switching device. We simulate for the proposed algorithm that high power factor is achieved and DC link voltage has fast dynamic response without ripple in rectifying and regenerating operation. As a result of experiment with circuit parameter(inductor, capacitor) decided in simulation, the proposed converter had high power factor and reduction of low order harmonics as against diode rectifier.

• Journal of IKEEE
• /
• v.16 no.4
• /
• pp.283-289
• /
• 2012

In this paper, We proposed Separate Gate Technique(SGT) to improve the switching characteristics of Trench power MOSFET. Low gate-to-drain 전하 (Miller 전하 : Qgd) has to be achieved to improve the switching characteristics of Trench power MOSFET. A thin poly-silicon deposition is processed to form side wall which is used as gate and thus, it has thinner gate compared to the gate of conventional Trench MOSFET. The reduction of the overlapped area between the gate and the drain decreases the overlapped charge, and the performance of the proposed device is compared to the conventional Trench MOSFET using Silvaco T-CAD. Ciss(input capacitance : Cgs+Cgd), Coss(output capacitance : Cgd+Cds) and Crss(reverse recovery capacitance : Cgd) are reduced to 14.3%, 23% and 30% respectively. To confirm the reduction effect of capacitance, the characteristics of inverter circuit is comprised. Consequently, the reverse recovery time is reduced by 28%. The proposed device can be fabricated with convetional processes without any electrical property degradation compare to conventional device.