• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.254-254
• /
• 2011

현재 AMLCD(Active Matrix Liquid Crystal Display)는 노트북, 컴퓨터, TV등 여러 영상매체에 있어 가장 많이 활용되고 있는 디스플레이로 손꼽힌다. AMLCD에 구동소자로 사용되는 a-Si:H TFT는 낮은 제조비용과 축적된 기술을 바탕으로 가장 많이 쓰이고 있다. 특히 a-Si이 가지는 소형화나 대형화의 편의성은 모바일 기기, projection TV, 광고용 패널 등 적용분야가 점점 넓어지고 있는 추세이다. 하지만 a-Si라는 물질 자체가 가지는 낮은 이동도는 더 많은 application을 위해 해결되어야 할 과제이다. 낮은 이동도는 a-Si 실리콘 원자간 결합의 불규칙성 및 무질서와 dangling bond에 의한 localize state(deep trap, band tail)의 존재 때문에 발생하며 결과적으로 TFT 소자의 특성의 저하를 가져온다. 앞선 연구에서는 carrier이동도의 개선을 위해서 첫 번째로 insulator층과 active층 사이의 계면 상태를 향상시키기 위해 insulator로 쓰이는 a-SiN층 표면에 0~18 sccm의 유량으로 phosphorus를 주입하였다. AFM분석을 해본 결과 phosphorus를 주입함으로써 계면의 roughness가 줄어드는 것을 확인 할 수 있었다. 이러한 계면의 roughness 감소는 표면 산란(surface scattering)및 전자 포획(trap)의 영향을 줄임으로써 이동도의 향상을 가져왔다. 두 번째로 active층으로 쓰이는 a-Si:H 층의 표면에 phosphorus를 0?9sccm의 유량으로 doping하였다. 이로 인해 channel이 형성되는 active 영역에 직접적으로 불순물을 doping됨으로써 전도도를 증가되어 이동도를 향상시켰다. 하지만 지나친 doping은 불순물 산란(impurity scattering)의 증가로 인해 이동도를 저하시키는 결과를 보여 주었다. 본 연구에서는 TFT의 이동도 향상을 위해 두 가지의 technology를 함께 적용시켜 a-SiN/a-Si:H 계면 각각에 phosphorus를 주입 및 doping을 하였다. 모든 박막은 PECVD로 제작하였으며 각 박막의 두께는 a-SiN/a-SiN(phosphorus)/a-Si:H(doped)/a-Si:H/n+ a-Si($2350{\AA}/150{\AA}/150{\AA}/1850{\AA}/150{\AA}$)으로 고정하고 유량을 변화시키면서 특성을 관찰하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.84-84
• /
• 2012

소자가 고집적화 됨에 따라, 비저항이 낮고 electro migration (EM), Stress Migration (SM) 특성이 우수한 구리(Cu)를 배선재료로서 사용하고 있다. 그러나, 구리는 Si과 $SiO_2$의 내부로 확산이 빠르게 일어나, Si 소자 내부에 deep donor level을 형성하고, 누설 전류를 증가시키는 등 소자의 성능을 저하시킬 수 있는 문제점을 가지고 있다. 그러나, electroplating 을 이용하여 증착한 Cu 박막은 일반적으로 확산 방지막으로 쓰이는 TiN, TaN, 등의 물질과의 접착 (adhesion) 특성이 나쁘다. 따라서, Cu CMP 에서 증착된 Cu 박막의 벗겨지거나(peeling), EM or SM 저항성 저하 등의 배선에서의 reliability 문제를 야기하게된다. 따라서 Cu 와 접착 특성이 좋은 새로운 확산방지막 또는 adhesion layer의 필요성이 대두되고 있다. 본 연구에서는 이러한 Cu 배선에서의 접착성 문제를 해결하고자 Metal organic chemical vapor deposition (MOCVD)을 이용하여 제조한 코발트(Co) 박막을 $Cu/TaN_x$ 사이의 접착력 개선을 위한 adhesion layer로 적용하려는 시도를 하였다. Co는 비저항이 낮고, Cu 와 adhesion이 좋으며, Cu direct electroplating 이 가능하다는 장점을 가지고 있다. 하지만, 수소 분위기에서 $C_{12}H_{10}O_6(Co)_2$ (dicobalt hexacarbonyl tert-butylacetylene, CCTBA) 전구체에 의한 MOCVD Co 박막의 경우 탄소, 산소와 같은 불순물이 다량 함유되어 있어, 비저항, surface roughness 가 높아지게 된다. 따라서 구리 전착 초기에 구리의 핵 생성(nucleation)을 저해하고 핵 생성 후에도 응집(agglomeration)이 발생하여 연속적이고 얇은 구리막 형성을 방해한다. 이를 해결하기 위해, MOCVD Co 박막 증착 시 수소 반응 가스에 암모니아를 추가로 주입하여, 수소/암모니아의 분압을 1:1, 1:6, 1:10으로 변화시켜 $Co/TaN_x$ 박막의 특성을 비교 분석하였다. 각각의 수소/암모니아 분압에 따른 $Co/TaN_x$ 박막을 TEM (Transmission electron microscopy), XRD (X-ray diffraction), AES (Auger electron spectroscopy)를 통해 물성 및 조성을 분석하였고, AFM (Atomic force microscopy)를 이용하여, surface roughness를 측정하였다. 실험 결과, $Co/TaN_x$ 박막은 수소/암모니아 분압 1:6에서 90 ${\mu}{\Omega}-cm$의 낮은 비저항과 0.97 nm 의 낮은 surface roughness 를 가졌다. 뿐만 아니라, MOCVD 에 의해 증착된 Co 박막이4-6 % concentration 의 탄소 및 산소 함량을 가지는 것으로 나타났고, 24nm 크기의 trench 기판 위에 약 6nm의 $Co/TaN_x$ 박막이 매우 균일하게 형성된 것을 확인 할 수 있었다. 이러한 결과들은, 향후 $Co/TaN_x$ 박막이 Cu direct electroplating 공정이 가능한 diffusion barrier로서 성공적으로 사용될 수 있음을 보여준다.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2007.11a
• /
• pp.295-295
• /
• 2007

기계적 에너지를 전기적 에너지로 변화하는 에너지 변환소자인 압전 세라믹스는 액츄에이터, 변압기, 초음파모터, 초음파 소자 및 각종 센서로 응용되고 있으며, 그 응용분야는 크게 증가하고 있다. 최근 이러한 에너지 변화 소자는 앞으로 도래하는 ubiquitous, 무선 모바일 시대의 휴대용 전자제품, robotics, 항공우주, 자동차, 의료, 건축, MEMS 분야 등의 대체 에너지원으로 응용하기 위한 연구가 진행되고 있다. 특히 인간의 동작 등과 같은 일상적인 동작으로 필요한 전력을 얻을 수 있고, 세라믹 소자를 이용하기 때문에 전자노이즈가 발생되지 않을 뿐 아니라 반영구적으로 사용할 수가 있어서, 기존 이차전지, 연료전지를 대체 또는 보완 할 수 있는 방안도 검토되고 있다. PZT계 세라믹스는 높은 유전상수와 압전특성으로 전자세라믹스분야에서 가장 널리 사용되어지고 있지만 $1200^{\circ}C$이상의 높은 소결온도 때문에 $1000^{\circ}C$ 부근에서 급격히 휘발되는 PbO로 인한 환경오염과 기본조성의 변화로 인한 압전 특성의 저하가 문제시되고 있다. 또한, 적층 세라믹스의 제작 시 구조적 특성상 내부 전극이 도포된 상태에서 동시 소결이 필요한데, 융점이 낮은 Ag전극 대신 값비싼 Pd나 Pt가 다량 함유된 Ag/Pd, Ag/Pt 전극이 사용되고 있어 경제적인 문제가 발생하게 된다. 따라서 순수 Ag 전극을 사용하거나, Ag의 비율이 높은 내부 전극을 사용하기 위해서는 $950^{\circ}C$ 이하에서 소결되는 압전 세라믹스를 개발 하는 것이 필요하다. 따라서 본 연구에서는 압전특성이 우수한 $(Pb_{1-x}Cd_x)\;[(Ni_{1/3}/Nb_{2/3})_{0.25}Zr_{0.35}Ti_{0.4}]O_3$계의 조성을 설계하여, 소결온도를 낮추기 위해서 2단계 하소법을 이용하였다. 분말을 ball milling을 통해 24시간 동안 혼합하였다. 혼합된 분말은 $800^{\circ}C$에서 2시간 동안 하소하였다. 하소한 분말을 72시간 동안 ball milling 하여 최종 분말을 얻었다. 최종 분말에 PVB를 첨가하여 ${\Phi}21$ disk 형태로 성형한 후, $800{\sim}950^{\circ}C$ 소결을 하였다. 최종 분말 및 소결된 시편을 XRD분석을 통하여 상을 확인하였고, SEM을 이용하여 미세조직을 관찰하였다. 전기적 특성을 확인하기 위하여 두께 1mm로 연마한 시편에 Ag 전극을 도포하여 열처리한 후, 분극 처리하였다. 압전특성은 $d_{33}$ 미터로 측정하였고, impedance analyzer를 이용하여 주파수 및 impedance 특성을 측정하였다. 그 결과 $900^{\circ}C$에서 우수한 압전 특성 및 전기적 특성을 확보 할 수 있었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.311-311
• /
• 2014

III-N계 물질로 이루어진 GaN 기반의 광 반도체는 직접 천이형 넓은 밴드갭 구조를 갖고 있기 때문에 적외선부터 가시광선 및 자외선까지를 포함한 폭 넓은 발광파장 조절이 가능하여 조명 및 디스플레이 관련 차세대 광원으로 많은 관심을 받고 있다. 하지만, GaN기반의 발광 다이오드는 많은 연구기관들의 오랜 연구에도 불구하고 고출력을 내는데 있어 여전히 많은 문제들이 존재한다. 그 중, 주입전류 증가에 따른 효율감소 현상은 출력을 저해하는 대표적인 요소로 알려져 있는데, 이전의 연구 결과에서 알려진 효율감소 현상의 원인으로 결정결함에 의한 누설전류, Auger 재결합, 이송자 넘침 현상 그리고 p-n접합부의 온도 상승 등의 현상이 알려져 있다 [1-2]. 하지만 여전히 주입 전류 증가에 따른 효율 감소 현상의 원인에 대해 명확한 해답은 없으며 아직도 많은 논의가 이루어 지고 있다. 따라서, 본 연구에서는 GaN기반의 청색 및 녹색 LD와 LED소자를 이용하여 주입전류 밀도의 변화에 따른 자발 발광 영역에서의 효율감소 현상의 원인을 규명하고 한다. 유기금속화학증착법(MOCVD)를 이용하여 c면 사파이어 위에 서로 다른 발광파장을 가지는 InGaN/GaN 다중양자우물구조의 질화물계 LED와 LD 박막을 제작하였으며 성장 구조에 의한 특성으로 인해 발생하는 효율 저하 현상을 방지하고자 InGaN/GaN으로 이루어진 다중양자우물층의 조성만 제어하여 청색과 녹색으로 발광하도록 하였다. 청색 및 녹색 LD 웨이퍼들을 이용하여 주입전류 증가에 따른 발광특성을 조사하기 위해 LD와 LED는 표준 팹 공정에 의해 제작되었다. 전계 발광 측정을 위해 상온에서 직류 전류를 주입하여 GaN계 청색 및 녹색 LED와 LD에 각 5 mA/cm2에서 50 mA/cm2까지 전류밀도를 증가시킴에 따라 LD 및 LED칩 형태에 상관없이 청색 LD와 LED의 파장은 약 465nm에서 약 458nm로 감소하였고 녹색 LD와 LED의 파장은 약 521nm에서 약 511~513 nm까지 단파장화가 발생했다. 이는 동일한 웨이퍼에 동일한 전류 밀도를 주입하였기 때문에 발생하는 것으로 판단된다. 그러나, 청색 LED의 효율은 50 mA/cm2에서 약 70%정도로 감소하고 반면 녹색 LED의 경우 동일한 전류밀도 하에 약 52%정도로 감소하였지만, 청색과 녹색 LD의 경우 동일한 전류 밀도의 범위 내에서 더욱 낮은 효율저하 현상을 나타내었다. 또한, 접합 온도를 측정한 바 청색소자가 녹색 소자에 비하여 낮은 접합 온도를 나타낼 뿐아니라, 청색 및 녹색 LD의 경우 LED 보다 낮은 접합 온도를 나타내고 있었다. 이는 InGaN 활성층의 In 조성이 증가할수록 비발광 센터에 의한 접합온도 상승 뿐 아니라, LD ridge 구조에서 더 많은 열이 방출되어 접합 온도가 감소될 수 있는 것으로 판단된다. 우리는 동일한 웨이퍼에 LED와 LD를 제작하였고, 동일한 전류 주입밀도를 인가하였기 때문에 LD와 LED의 효율 감소 현상의 차이는 이송자 넘침 현상, 결정 결함, 오제 재결합 등이 원인보다 활성층의 접합 온도 상승이 가장 큰 영향이 될 수 있을 것으로 판단된다.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.49 no.8
• /
• pp.661-669
• /
• 2021

A mechanical stiffener has been mainly applied on a PCB to secure fatigue life of a solder joint of an electronic components in spaceborne electronics by minimizing bending displacement of the PCB. However, it causes an increase of mass and volume of the electronics. The high damping PCB implemented by multi-layered viscoelastic tapes of a previous research was effective for assuring the fatigue life of the solder joint, but it also has a limitation to decrease accommodation efficiency for the components on the PCB. In this study, we proposed high damping PCB with a multi-layered superelastic shape memory alloy stiffener for spatialminimized, light-weighted, high-integrated structure design of the electronics. To investigate the basic characteristics of the proposed PCB, a static load test, a free vibration test were performed. Then, the high damping characteristic and the design effectiveness of the PCB were validated through a random vibration test.

• Journal of the Microelectronics and Packaging Society
• /
• v.29 no.2
• /
• pp.1-10
• /
• 2022

Recently, semiconductor devices have been used in many fields owing to various applications of mobile electronics, wearable and flexible devices and substrates. During the semiconductor chip bonding process, the mismatch of coefficient of therm al expansion (CTE) between the substrate and the solder, and the excessive heat applied to the entire substrate and components affect the performance and reliability of the device. These problems can cause warpage and deterioration of long-term reliability of the electronic packages. In order to improve these issues, many studies on low-melting temperature solders, which is capable of performing a low-temperature process, have been actively conducted. Among the various low-melting temperature solders, such as Sn-Bi and Sn-In, Sn-58Bi solder is attracting attention as a promising low-temperature solder because of its advantages such as high yield strength, moderate mechanical property, and low cost. However, due to the high brittleness of Bi, improvement of the Sn-Bi solder is needed. In this review paper, recent research trends to improve the mechanical properties of Sn-Bi solder by adding trace elements or particles were introduced and compared.

• Journal of Sensor Science and Technology
• /
• v.10 no.5
• /
• pp.292-303
• /
• 2001

This work reports the tunneling effects of the lateral field emitters. Tunneling effect is applicable to the VMFS(vacuum magnetic field sensors). VMFS uses the fact that the trajectory of the emitted electrons are curved by the magnetic field due to Lorentz force. Polysilicon was used as field emitters and anode materials. Thickness of the emitter and the anode were $2\;{\mu}m$, respectively. PSG(phospho-silicate-glass) was used as a sacrificial layer and it was etched by HF at a releasing step. Cantilevers were doped with $POCl_3(10^{20}cm^{-3})$. $2{\mu}m$-thick cantilevers were fabricated onto PSG($2{\mu}m$-thick). Sublimation drying method was used at releasing step to avoid stiction. Then, device was vacuum sealed. Device was fixed to a sodalime-glass #1 with silver paste and it was wire bonded. Glass #1 has a predefined hole and a sputtered silicon-film at backside. The front-side of the device was sealed with sodalime-glass #2 using the glass frit. After getter insertion via the hole, backside of the glass #1 was bonded electrostatically with the sodalime-glass #3 at $10^{-6}\;torr$. After sealing, getter was activated. Sealing was successful to operate the tunneling device. The packaged VMFS showed very small reduced emission current compared with the chamber test prior to sealing. The emission currents were changed when the magnetic field was induced. The sensitivity of the device was about 3%/T at about 1 Tesla magnetic field.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.02a
• /
• pp.41-41
• /
• 2011

Flash memory에서 tunnel oxide film은 electron tunnelling 현상을 이용하여 gate에 전하를 전달하는 통로로 사용되고 있다. 특히, tunnel oxide film 내부의 charge trap 현상과 불순물이 소자 특성에 직접적인 영향을 주고 있어, 후속 N2O/NO 열처리 공정에서 SiO2/Si 계면에 nitrogen을 주입하여 tunnel oxide film 특성을 개선하고 있다. 따라서 N2O/NO 열처리 공정 최적화를 위해서는 tunnel oxide film 내 N 농도와 분포에 대한 정확한 평가가 필수적이다[1]. 본 실험에서는 low energy magnetic SIMS를 이용하여 N2O로 열처리된 tunnel oxide film 내의 N농도를 보다 정확하게 평가하고자 하였다. 사용된 시료는 Si substrate에 oxidation 이후 N2O 열처리를 진행하여 tunnel oxide를 형성시켰으며, 분석 impact energy는 surface effect최소화와 최상의 depth resolution 확보를 위해 250eV를 사용하였으며, matrix effect와 mass interference를 방지하기 위해 MCs+ cluster mode[2]로 CsN signal를 검출하였다. 실험 결과, 특정 primary beam 입사각도에서 nitrogen depth resolution 저하 현상이 발생하였고, SIMS crater 표면이 매우 거칠게 나타났다. 이에, Depth resolution 저하 현상을 개선하기 위해 극한의 glancing 입사각 조건으로 secondary extraction voltage 변화를 통해 depth resolution이 개선되는 최적의 impact energy와 primary beam 입사각 조건을 확보하였다. 그 결과 nitrogen의 depth resolution은 1.6nm의 depth resolution을 확보하였으며, 보다 정확한 N 농도와 분포를 평가할 수 있게 되었다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.230.1-230.1
• /
• 2016

본 연구에서는 Host-Dopant system 기반 적색 인광 OLED의 Emitting layer(EML)에서 doping 위치에 따른 특성 변화를 분석하였다. EML은 host 물질로 60 nm 두께의 CBP를 사용하고, 적색 발광을 위해 10 %의 $Ir(btp)_2$를 CBP의 Front, Middle, Back side에 각각 20 nm씩 doping하였다. 본 구조의 적색 인광 OLED는 current density, luminance, efficiency, EL spectrum 등을 통해 전기적, 광학적 특성 변화를 확인하였다. Front, Back side에 doping으로 인한 CBP의 Energy level이 3.6 eV에서 1.9 eV로 감소하여 각각 HTL/EML, EML/HBL의 경계에 carrier direct injection이 활성화 되었고, 이로 인한 charge balance의 저하를 확인하였다. EL spectrum결과 각 소자는 CBP의 618 nm 파장 외에도, 추가적으로 TPBi의 398 nm, NPB의 456 nm의 파장을 보였다. 이를 통해 doping 위치에 따라 exciton이 형성되는 recombination zone이 이동하고 있음을 확인하였고, Front side는 6 V의 인가전압에서는 발광 파장이 398 nm에서 높은 값을 보이나 8 V, 10 V, 12 V에서 618 nm에서 높은 값을 보이는 것으로 인가전압에 의해 recombination zone이 HTL쪽으로 이동되는 것 또한 확인하였다.

• Journal of the Korean Ceramic Society
• /
• v.35 no.3
• /
• pp.259-263
• /
• 1998

WSi2/CVD-Si/SiO2/Si-substrate의 폴리사이드 구조에서 실리콘 증착 POCl3 확산 그리고 WSi2 증착 유무에 따른 Thin oxide 특성을 연구했다 WSi2 막을 증착하지 않은 CVD-Si/SiO2/Si-substrate 구조에서 CVD-Si을 po-lycrystalline-Si으로 증착한 시편이 amorphous-Si을 증착한 시편보다 산화막 불량이 적다 WSi2 를 증착시킨 WSi2/CVD-Si/SiO2./Si-substrate의 구조에서 CVD-Si의 polycrystalline-Si 혹든 amorphous-Si 의 막 증착에 따른 thin oxide의 불량율 차이는 미미하다 산화막 불량은 CVD-Si에 확산시킨 인(P) 증가 즉 면저항(sheet resistance) 감소로 증가한다. Thin oxide의 절연특성은 WSi2 증착으로 저하된다 WSi2 증착으로 산화막 두께는 증가하나 막 특성은 열등해져 산화막 절연성이 떨어진다.