• 제목/요약/키워드: 소자 열화

검색결과 240건 처리시간 0.028초

고밀도 칩 신뢰성 개선을 위한 buffered deposition 소자구조에 관한 연구 (A Study on Buffered Deposition Device Structure to Improvement for High Density Chip Realiability)

  • 김환석;이천희
    • 한국시뮬레이션학회논문지
    • /
    • 제17권2호
    • /
    • pp.13-19
    • /
    • 2008
  • 본 연구에서는 드레인 부근의 채널 영역에서 접합 전계를 줄이는 Buffered deposition 구조의 소자를 제안하였다. Buffered deposition 구조의 소자 제작은 첫 번째 게이트를 식각한 후에 NM1(N-type Minor1) 이온주입을 하고 다시 HLD막과 질화막을 덮어 식각하여 제작하였다. 이러한 Buffered deposition 구조는 전계를 줄이기 위한 버퍼층으로 되어 있으며 Buffered deposition 소자의 여러 가지 구조의 Hot carrier 수명을 비교하였으며 열화 특성도 분석하여 10년간의 Hot carrier 수명을 만족함을 증명하였다.

  • PDF

3층 구조 녹색 형광 OLED의 임피던스 특성 (Impedance Characteristics of 3 Layered Green Fluorescent OLED)

  • 공도훈;임지현;최성우;박윤수;이관형;주성후
    • 한국표면공학회:학술대회논문집
    • /
    • 한국표면공학회 2016년도 추계학술대회 논문집
    • /
    • pp.140-140
    • /
    • 2016
  • 유기전계발광소자 (Organic Light Emitting Diode : OLED)는 보조광원이 필요 없고 천연색 표현이 가능하며, 낮은 소비 전력 및 저전압 구동 등의 장점으로 이상적인 디스플레이 구현이 가능하여 차세대 디스플레이로써 많은 이목을 끌고 있으나 제한된 수명과 안정성의 문제점을 안고 있다. 따라서 OLED의 열화 원인을 분석하고 수명을 연장하기 위한 체계적인 방법과 기술 개발이 중요하다. Impedance Spectroscopy는 이온, 반도체, 절연체 등의 벌크 또는 계면 영역의 전하 이동을 조사하는데 사용될 수 있어, OLED에서도 Impedance Spectroscopy를 이용하여 전하수송과 전자주입 메커니즘 등 폭넓은 전기적 정보를 얻을 수 있다. 본 연구에서는 Impedance Spectroscopy를 이용하여 경과시간에 따른 OLED의 임피던스 특성을 측정하여 열화 메커니즘을 분석하였다. 본 연구에서 OLED는 ITO / 2-TNATA (4,4,4-tris2-naphthylphenyl-aminotriphenylamine) / NPB (N,N'-bis-(1-naphyl)-N, N'-diphenyl-1,1'- biphenyl-4,4'-diamine) / Alq3 (tris(quinolin-8-olato) aluminum) / Liq / Al으로 구성된 녹색 형광 OLED를 제작하였다. OLED의 전계 발광 특성을 측정하기 위한 전원 인가장치로 Keithley 2400을 사용하여 전압과 전류를 인가하였고, 소자에서 발광된 휘도 및 발광 스펙트럼은 Photo Research사의 PR-650 Spectrascan을 사용하여 암실 환경에서 측정하였다. 임피던스 스펙트럼은 컴퓨터 제어 프로그래밍이 가능한 KEYSIGHT사의 E4990A를 사용하여 측정하였다. 임피던스 측정 전압은 0 V부터 2 V 간격으로 8 V까지, 주파수는 20 Hz에서 2 kHz의 범위로 설정하여 측정하였다. I-V-L과 임피던스 특성은 24 시간의 간격을 두고 실온에서 측정하였다. 그림은 경과시간에 따른 녹색 형광 OLED의 인가전압 2 V, 6 V의 Cole-Cole plot을 나타낸 것이다. 문턱전압 미만인 인가전압 2 V에서는 소자를 통하여 전류가 흐르지 않아 큰 반원 형태를 나타내었고, 시간이 경과함에 따라 소자 제작 직후엔 실수 임피던스의 최댓값이 $8982.6{\Omega}$에서 480 시간 경과 후엔 $9840{\Omega}$으로 약간 증가하였다. 문턱전압 이상인 인가전압 6 V에서는 소자 제작 직후 실수 임피던스의 최댓값이 $108.2{\Omega}$으로 작은 반원 형태를 나타내나 시간이 경과함에 따라 방사형으로 증가하는 것을 확인 할 수 있었고, 672 시간 경과 후엔 실수 임피던스의 최댓값이 $9126.9{\Omega}$으로 문턱 전압 미만 일 때와 유사한 결과를 나타내었다. 이러한 임피던스의 증가 현상은 시간이 경과함에 따라 OLED의 열화에 의한 것으로 판단된다.

  • PDF

Removal of photoresist residue on Cu foil for synthesis of graphene

  • 정대성;윤혜주;이건희;심지니;이정오;박종윤
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2016년도 제50회 동계 정기학술대회 초록집
    • /
    • pp.367.2-367.2
    • /
    • 2016
  • 그 동안 열화학 기상 증착법으로 고결정의 그래핀을 합성하는 연구가 많이 진행되었다. 더불어 그래핀을 소자로 이용하기 위해서는 합성하는 과정에서 그래핀의 모양 및 형태를 제어하는 방법이 필요하기 때문에 이와 관련된 연구들 또한 진행되었다. 일반적으로 그래핀의 모양은 촉매의 모양에 의존하기 때문에 촉매 금속의 패터닝에 관심이 집중되었고, 보다 작은 크기의 구조를 완성하기 위해 포토리소그래피(photolithography)법을 이용하는 것이 보편화 되었다. 본 연구에서는 촉매 금속을 이용하여 그래핀을 합성시, 촉매 표면에 잔여하는 유기물(포토리소공정으로 인해 발생하는 잔여물)이 열화학 기상 증착법으로 그래핀을 합성하는 방법에 문제를 야기한다는 것을 확인하였다. 이를 해결하기 위해 플라즈마를 이용하여 잔여 유기물을 제거하였고, 그에 따라 합성된 그래핀의 결정성이 향상되는 것을 확인하였다.

  • PDF

SOI MOSFET의 전기적 특성과 게이트 산화막 계면준위 밀도의 관계 (The Relation between Electrical Property of SOI MOSFET and Gate Oxide Interface Trap Density)

  • 김관수;구현모;이우현;조원주;구상모;정홍배
    • 한국전기전자재료학회:학술대회논문집
    • /
    • 한국전기전자재료학회 2006년도 추계학술대회 논문집 Vol.19
    • /
    • pp.81-82
    • /
    • 2006
  • SOI(Silicon-On-Insulator) MOSFET의 전기적 특성에 미치는 게이트 산화막과 계면준위 밀도의 관계를 조사하였다. 결함이 발생하지 않는 얕은 소스/드레인 접합을 형성하기 위하여 급속열처리를 이용한 고상확산방법으로 제작한 SOI MOSFET 소자는 급속열처리 과정에서 계면준위가 증가하여 소자의 특성이 열화된다. 이를 개선하기 위하여 $H_2/N_2$ 분위기에서 후속 열처리 공정을 함으로써 소자의 특성이 향상됨을 볼 수 있었다. 이와같이 급속열처리 공정과 $H_2/H_2$ 분위기에서의 후속 열처리 공정이 소자 특성에 미치는 영향을 분석하기 위하여 소자 시뮬레이션을 이용하여 게이트 산화막과 채널 사이의 계면준위 밀도를 분석하였다. 그 결과, n-MOSFET의 경우에는 acceptor-type trap, p-MOSFET의 경우에는 donor-type trap density가 소자특성에 큰 영향을 미치는 것을 확인하였다.

  • PDF

채널 도핑에 따른 NMOSFET 소자의 핫 캐리어 열화 특성

  • 한창훈;이경수;이준기;최병덕
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2012년도 제42회 동계 정기 학술대회 초록집
    • /
    • pp.353-353
    • /
    • 2012
  • 채널 도핑이 다른 비대칭 구조를 갖는 NMOSFET의 게이트 전압에 따른 Drain saturation current (IDSAT), maximum transconductance (GM) 및 threshold voltage (VT)와 같은 다양한 변수를 측정하였고 DAHC (Drain avalanche hot carriers) 스트레스에 따른 특성을 추출하였다. 전기적 특성은 반도체 파라미터 분석기를 사용하여 Probe system에서 진행되었다. 문턱전압은 Normal channel dopoing의 경우 0.67 V, High channel doping의 경우 0.74 V로 High channel doping된 소자가 상대적으로 높은 문턱전압을 보였다. Swing의 경우 Normal channel doping의 경우 87 mV/decade, high channel doping의 경우 92 mV/decade으로 High channel doping된 소자가 더 높은 Swing값을 보였다. 스트레스 인가 후 두 소자 모두 문턱전압이 증가하고 ON-current가 감소하였다. High channel doing된 소자의 경우 Normal channel doping된 소자보다 문턱전압의 증가율과 Current 감소율 측면 모두 스트레스에 더 민감하게 반응하였다. 문턱전압이 서로 다른 비대칭 NMOSFET의 핫 캐리어 특성을 비교, 분석결과 스트레스 인가에 따라 채널 도핑이 높아질수록 드레인과 게이트간의 더 높은 전계가 생겨 게이트 산화막과 Si/SiO2 계면의 손상이 더 발생하였다. 따라서 채널 도핑이 상대적으로 높은 트랜지스터가 핫 캐리어에 의한 계면 트랩 생성 비율이 더 높다는 것을 알 수 있다.

  • PDF

Microwave Annealing을 이용한 MOS Capacitor의 특성 개선

  • 조광원;조원주
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2013년도 제45회 하계 정기학술대회 초록집
    • /
    • pp.241.1-241.1
    • /
    • 2013
  • 최근 고집적화된 금속-산화막 반도체 metal oxide semiconductor (MOS) 소자는 크기가 점점 작아짐에 따라 얇은 산화막과 다양한 High-K 물질과 전극에 대하여 연구되고 있다. 이러한 소자의 열적 안정성과 균일성을 얻기 위해 다양한 열처리 방법이 사용되고 있으며, 일반적인 열처리 방법으로는 conventional thermal annealing (CTA)과 rapid thermal annealing (RTA)이 많이 이용되고 있다. 본 실험에서는 microwave radiation에 의한 열처리로 소자의 특성을 개선시킬 수 있다는 사실을 확인하였고, 상대적으로 $100^{\circ}C$ 이하의 저온에서도 공정이 이루어지기 때문에 열에 의한 소자 특성의 열화를 억제할 수 있으며, 또한 짧은 처리 시간 및 공정의 단순화로 비용을 효과적으로 절감할 수 있다. 본 실험에서는 metal-oxide-silicon (MOS) 구조의 capacitor를 제작한 다음, 기존의 CTA나 RTA 처리가 아닌 microwave radiation을 실시하여 MOS capacitor의 전기적인 특성에 미치는 microwave radiation 효과를 평가하였다. 본 실험은 p-type Si 기판에 wet oxidation으로 300 nm 성장된 SiO2 산화막 위에 titanium/aluminium (Ti/Al) 금속 전극을 E-beam evaporator로 형성하여 capacitance-voltage (C-V) 특성 및 current-voltage (I-V) 특성을 평가하였다. 그 결과, microwave 처리를 통해 flat band voltage와 hysteresis 등이 개선되는 것을 확인하였고, microwave radiation 파워와 처리 시간을 최적화하였다. 또한 일반적인 CTA 열처리 소자와 비교하여 유사한 전기적 특성을 확인하였다. 이와 같은 microwave radiation 처리는 매우 낮은 온도에서 공정이 이루어짐에도 불구하고 시료 내에서의 microwave 에너지의 흡수가 CTA나 RTA 공정에서의 열에너지 흡수보다 훨씬 효율적으로 이루어지며, 결과적으로 산화막과 실리콘 기판의 계면 특성 개선에 매우 효과적이라는 것을 나타낸다. 따라서, microwave radiation 처리는 향후 저온공정을 요구하는 nano-scale MOSFET의 제작 및 저온 공정이 필수적인 display 소자 제작의 해결책으로 기대한다.

  • PDF

무기물 색변환층 두께 변화에 따른 유기발광소자의 발광 스펙트럼에 주는 영향

  • 김석현;정환석;추동철;김태환;권명석
    • 한국진공학회:학술대회논문집
    • /
    • 한국진공학회 2011년도 제40회 동계학술대회 초록집
    • /
    • pp.274-274
    • /
    • 2011
  • 백색 유기발광소자는 일반적으로 적색, 청색 및 녹색의 삼원색을 혼합하여 제작하거나 청색 유기발광소자의 빛을 일부 변환시켜 적색 혹은 녹색을 발생하여 백색을 발광하는 구조를 가진다. 백색을 구현하기 위한 삼원색 조합법은 소자의 구조가 복잡하고 제조단가가 상승하며 제작 된 백색 유기 발광 소자내의 발광 영역을 담당하는 물질의 빠른 열화 때문에 발광 스펙드럼에 변화가 생길 수 있다. 본 연구에서 제안하는 색변환 방법은 최적화된 청색 유기발광소자에서 발광된 빛을 색변환 무기물 형광체 층에 의해 재흡수하고 재발광하는 과정에 의해 빛이 발생되기 때문에 색변환 무기물 형광체 층을 사용한 유기발광소자는 구조가 단순하며 무기물 형광체가 외부노출에 안정하기 때문에 상대적으로 안정된 동작이 가능하다. 청색 유기 발광 소자의 효율이나 휘도를 개선하면 소자의 성능이 향상될 수 있는 구조적 장점이 있다. 그러나 기존에 일반적으로 제조하던 방법인 고상반응법에 의한 형광체입자의 크기는 ${\mu}m$ 이상이며 형태도 불규칙한 단점이 있다. 본 연구에서는 졸겔방법으로 녹색 무기물 형광체 $Zn_2SiO_4:Mn$를 제작하였고 청색 형광 유기 발광 소자에 적용하였다. X-선 회절측정 결과는 형성된 녹색 무기물 형광체내의 Zn 이온이 도핑된 Mn 이온에 대체되었음을 보여주었다. 제작된 진청색 형광 OLED의 전계발광 스펙트럼은 461nm에서 발광 스펙트럼을 나태내고 녹색 무기물 형광체는 470 nm에서 여기되어 Mn 이온의 $^4T_1-^6A_1$ 전이에 의하여 526 nm에서 발광을 한다. 이 과정에서 색변환층의 두께가 0.3 mm 이상일 때 461 nm의 발광스펙트럼의 세기가 급격히 줄어들었다. 이 결과는 제작된 녹색 무기물 형광체를 진청색 유기발광소자와 결합하고 색변환층의 두께를 변화하여 제작된 유기발광소자의 발광색을 조절할 수 있음을 보여주었다.

  • PDF

기사회원을 위한 이론과 실무 -피뢰기의 외부진단기술-

  • 대한전기협회
    • 전기저널
    • /
    • 7호통권127호
    • /
    • pp.78-83
    • /
    • 1987
  • 최근의 피뢰기의 주류는 산화아연형이다. 그것은 우수한 전압-전류 비직선특성과 고신뢰성에 기인된다. 그러나 반면에 사용실적이 적다는 것, 산화아연소자의 열화기구가 충분히 해명되어 있지 않다는 등으로 정도가 높은 피뢰기의 외부진단기술에 대한 관심이 높아져가고 있다. 여기서는 최근의 동향과 적용사례를 소개한다.

  • PDF

박막 게이트 산화막을 갖는 n-MOSFET에서 SILC 및 Soft Breakdown 열화동안 나타나는 결함 생성 (Trap Generation during SILC and Soft Breakdown Phenomena in n-MOSFET having Thin Gate Oxide Film)

  • 이재성
    • 대한전자공학회논문지SD
    • /
    • 제41권8호
    • /
    • pp.1-8
    • /
    • 2004
  • 두께가 3nm인 게이트 산화막을 사용한 n-MOSFET에 정전압 스트레스를 가하였을 때 관찰되는 SILC 및 soft breakdown 열화 및 이러한 열화가 소자 특성에 미치는 영향에 대해 실험하였다. 열화 현상은 인가되는 게이트 전압의 극성에 따라 그 특성이 다르게 나타났다. 게이트 전압이 (-)일 때 열화는 계면 및 산화막내 전하 결함에 의해 발생되었지만, 게이트 전압이 (+)일 때는 열화는 주로 계면 결함에 의해 발생되었다. 또한 이러한 결함의 생성은 Si-H 결합의 파괴에 의해 발생할 수 있다는 것을 중수소 열처리 및 추가 수소 열처리 실험으로부터 발견하였다. OFF 전류 및 여러 가지 MOSFET의 전기적 특성의 변화는 관찰된 결함 전하(charge-trapping)의 생성과 직접적인 관련이 있다. 그러므로 실험 결과들로부터 게이트 산화막으로 터널링되는 전자나 정공에 의한 Si 및 O의 결합 파괴가 게이트 산화막 열화의 원인이 된다고 판단된다. 이러한 물리적 해석은 기존의 Anode-Hole Injection 모델과 Hydrogen-Released 모델의 내용을 모두 포함하게 된다.

아이링 모델에 기초한 MLCC 열화데이터의 신뢰성 해석 (Reliability Analysis of MLCC Degradation Data based on Eyring Model)

  • 김종철;김광섭;차종범
    • 한국신뢰성학회:학술대회논문집
    • /
    • 한국신뢰성학회 2004년도 정기학술대회
    • /
    • pp.239-246
    • /
    • 2004
  • 가속열화시험은 가속수명시험시에 고장 개수가 적거나 심지어 고장이 발생하지 않는 경우에도 부품의 신뢰성을 평가할 수 있는 유용한 수단이 되고 있다. 본 연구에서는, 능동소자로 높은 유전용량을 갖는 적층 세라믹 콘덴서(X7R -55$^{\circ}C$~1$25^{\circ}C$)에 대한 가속열화시험을 실시하고, 정격온도의 최대치에서 다른 배율의 전압을 인가하여 단순선형회귀에 의한 특성치의 경시변화를 설명한다고 가정하였다. 최소제곱법을 적용하여 시료가 대수정규분포를 따를 때의 열화량을 설명한 후, 특성치-시간간의 선형관계 및 대수정규분포의 독립성을 검정하여 가정의 적절성을 검정하였다. 마지막으로 아이링모델에 의한 평균수명을 평가하였다.

  • PDF