• 한국에너지공학회:학술대회논문집
• /
• 한국에너지공학회 1996년도 추계학술발표회 논문집
• /
• pp.161-166
• /
• 1996

화학적 증착장치를 이용하여 크기 305mm$\times$915mm인 대면적 투명전도 유리기판 위에 비정질 실리콘 태양전지를 제작하였다. p층 제조 후 SiH4 세척과 수소 플라즈마 처리를 하여 I층에 도핑가스가 침투하는 것을 억제했으며 p-i 계면에 buffer층을 적용함으로써 소면적 단접합 태양전지에서 개발전압 0.825V, 충실도 0.73, 변환효율 9.5%인 셀을 제작하였다. 또한 a-Si/a-Si 이중접합 태양전지에서는 개방전압 1.50V, 충실도 0.77인 셀을 제작하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 한국신재생에너지학회 2009년도 추계학술대회 논문집
• /
• pp.391-391
• /
• 2009

결정질 실리콘 태양전지의 통합화에는 최근 열전소자와의 통합화를 통한 연구가 진행이 활발해지고 있으며, 이 경우 주로 태양전지와 열전소자의 박막화를 이용한 방법이 주를 이루고 있다. 이 경우 모듈화를 위해서는 in-line system을 이용한 방법이 강구되고 있으며, 솔라셀과 열전소자를 Tandem 구조에 적용할 경우 미국의 연구소 및 대학의 simulation에 의하면 에너지변화효율을 65%까지 올릴 수 있다는 보고가 되어 지고 있다. 그러나 이 경우 새로운 시설 및 기술의 확보에 큰 자본을 투입해야하는 경제적인 문제가 있다. 또한 최근의 silicon 결정질 solar cell 원료의 가격이 1년전에 비해 1/4로 급격하게 떨어진다는 점에서 박막화에 대한 투자는 일부나라에서 정체의 수준까지 다다르게 되었다. 따라서 본 연구에서는 40X40X3mm 크기의 열전소자를 결정질 silicon 솔라셀에 부착하는 방법으로 통합화를 시도하였으며, 모듈화에는 EVA film을 사용하지 않는 방법을 이용한 batch 법으로 모듈을 제작하고, 그 특성을 비교하였다. 그 결과 통합된 솔라셀-열전 모듈의 에너지변환효율은 동일한 크기의 솔라셀을 사용하여 제작한 모듈에 비해서 $60^{\circ}C$에서 공냉을 이용하여 측정한 결과 약 8% 개선효과가 있었으며, 보다 더 나은 결과를 도출하기위해 열전소자쪽에 냉각수나 냉각판을 설치하는 시도가 요구된다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2014년도 제46회 동계 정기학술대회 초록집
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• 한국전기화학회:학술대회논문집
• /
• 한국전기화학회 2000년도 추계총회 및 학술발표회
• /
• pp.29-29
• /
• 2000

• 한국재료학회:학술대회논문집
• /
• 한국재료학회 2005년도 춘계학술발표대회 및 제8회 신소재 심포지엄 논문개요집
• /
• pp.182-182
• /
• 2005

• 현장농수산연구지
• /
• 제6권1호
• /
• pp.102-115
• /
• 2004

본 연구는 셀레늄강화버섯생산 후 대량으로 폐기되는 버섯 폐배지를 가축사료로 이용하기 위해 발효사료를 제조하고, 발효 기간동안 발효미생물에 의한 무기셀레늄을 유기셀레늄으로의 전환을 강화하기 위해 발효사료 내 존재하는 유기셀레늄 비율을 조사하였다. 발효사료의 처리구는 일반버섯 폐배지와 셀레늄강화버섯 폐배지를 조합하여 발효사료 내 셈레늄농도가 0.06, 0.54, 1.26 및 1.86ppm이었다. 그리고 발효기에서 48시간 동안 발효시켰으며, 발효시간(0, 12, 24, 48시간)에 따른 pH, 유기셀레늄 비율, 유기설레늄 함량 및 무기셀레늄 함량을 조사하였다. 발효사료 내 셀레늄함량이 증가함에 따라 0시간의 pH는 일반버섯 폐배지로만 구성된 0.06ppm의 4.63보다 유의하게 직선적으로 증가하였고, 1.86ppm에서 가장 높은 값(6.35)을 나타내었다(p<0.0001). 발효 12시간 이후에는 대조군에 비하여 셀레늄강화 버섯 폐배지를 함유하는 처리군에서 pH가 유의하게 감소하였으나, 처리군들 간에는 유의한 차이가 나타나지 않았다. 셈레늄 농도별 발효사료의 무기셈레늄, 유기셈레늄 함량 및 유기셈레늄 비율은 처리구간에 유의한 차이를 나타내었다(p<0.001). 발효시간에 따른 처리군의 유기셀레늄 비율은 0.54ppm에서 발효 24시간까지 유의하게 증가하였고, 1.26ppm에서는 발효 12시간이후에는 유의한 증가가 나타나지 않았으며, 1.86ppm에서는 유의한 차이가 나타나지 않았다. 그리고 일반 페배지로만 구성된 0.06ppm의 발효사료에서는 무기셀레늄이 검출되지 않았고, 셀레늄강화버섯 폐배지를 함유하는 발효사료(0.54ppm, 1.26ppm, 1.86ppm)는 발효 48시간에 약 70%의 유기셀레늄을 함유하였다. 이상의 결과로부터, 발효사료를 통한 유기셀레늄의 강화는 발효종료 후 폐배지 내 유기셀레늄 비율이 약 70%로 높게 나타나 반추가축에 대한 셀레늄사료자원으로 유용할 것으로 생각된다.

• 대한전기학회논문지:전력기술부문A
• /
• 제48권10호
• /
• pp.1303-1310
• /
• 1999

In this paper, the Timed Petri-Nets(TPN) modeling of Modular Cell Manufacturing Systems(MCMS) was investigated to overcome the limit of batch mode operation, which has been one of the most popular manufacturing types to produce an extensive industrial output and to be able to adopt to suitable and quickly changing manufacturing environments. A model of the MCMS was developed in reference to the actual TFT-LCD manufacturing system. TFT-LCD manufacturing system is not mass-productive in batch mode, but it operates in the form of MCMS which consists of a sequence of several cells with four processes of operation, including those of color filter(C/F), TFT, cell, and module. The cell process is further regrouped in those of Front-End and Back-End. For the Back-End cell process, it is reconstructed into a virtual model, consisting of three cells. The TPN modeling encompasses those properties, such as states and operations of machines, the number of buffers, and the processing time. The performance of the modeling was further examined in terms of scheduling system. The productivity in each cells was examined with respect to the change of failure rate of the cell machines and Automatic Guided Vehicles(AGV) using simulation by TPN.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2011년도 제41회 하계 정기 학술대회 초록집
• /
• pp.163-163
• /
• 2011

셀레늄(Selenium: Se) cracker cell을 이용하여 셀렌화한 $CuInSe_2$ (CIS)박막에 대해 연구한 결과를 발표하고자 한다. 화석연료의 과도한 사용으로 지구온난화라는 환경문제가 대두되면서 영구적이고 무상의 태양에너지 이용에 대한 필요성이 점차 높아지고 있다. 빛에너지를 전기에너지로 변화시키기 위한 태양전지는 재료에 따라 다양하게 개발되고 있으며 그 중 가장 주목을 받고 있는 것 중의 하나가 $CuInSe_2$을 광흡수층으로 하는 CIS 박막 태양전지이다. CIS 박막은 태양전지의 광흡수층으로 사용되는데 직접천이형 밴드구조를 가지고 있고, 약 $10^5$ $cm^{-1}$의 높은 광흡수계수를 가지고 있어 태양전지 광흡수층으로 적합한 물질로 각광받고 있다. CIS는 에너지 밴드갭이 ~1 eV로 실리콘과 유사한 밴드갭을 가지고 있으나 이는 Ga, Al을 In 대신 치환함으로 조절할 할 수 있다. 무엇보다도 sodalime 유리와 같은 저가의 기판위에 스퍼터와 같은 장치로 대면적 CIS 박막태양전지를 만들 수 있다는 것이 산업적인 면에서 장점으로 알려져 있다. 본 연구에서는 sodalime 유리기판 위에 스퍼터 방법으로 CIS 박막을 증착하고 Se cracker cell로 셀렌화하여 CIS 박막을 제조하는 것을 조사연구 하였다. 스퍼터를 이용하여 유리기판위에 Mo (Molybdenum)을 증착하고 그 위에 Cu-In-Se박막을 증착하였다. Cu-In-Se/Mo/유리기판 시료는 동일 챔버에서 Se cracker cell을 이용하여 셀렌화 처리 하였다. 물성비교를 위하여 Knudson-cell을 이용한 셀렌화도 시행하였다. Se cracker cell은 고체 Se를 가열하는 부분(R-zone)과 Se flux를 cracking 하는 부분(C-zone)으로 나누어져 있으며 C-zone은 700$^{\circ}C$로 고정하였다. 셀렌화 기판 온도는 425$^{\circ}C$로 고정하였고 Se cracker 온도는 330~375$^{\circ}C$까지 변화시켜 가며 CIS 박막을 제조하였다. 제조된 CIS 박막의 물성 조사는 사진, 현미경, SEM, EDX, XRD, Hall effects를 이용하였다. Se cracker cell로 셀렌화한 CIS 박막은 island 구조를 하고 있음을 알 수 있었다. CIS 박막의 island의 크기와 모양은 셀렌화시 R-zone 온도(Cu-In-Se 박막에 조사되는 셀레늄의 량)에 큰 영향을 받았다. 셀렌화시 셀레늄량이 적을 때는 island가 커지며 불균일해지고 셀레늄량이 많을 때 island가 작고 균일해지는 경향을 SEM을 통해 관찰할 수 있었다. X-ray 회절을 통해 셀레늄량이 적을 경우 CIS 결정이외의 결정이 박막내에 형성됨을 알 수 있었다. 학술회의에서 Se cracker cell을 이용한 셀렌화에 관한 보다 깊은 연구결과를 발표하고자 한다.

• 전자공학회논문지
• /
• 제53권6호
• /
• pp.55-66
• /
• 2016

파워 게이팅은 반도체 칩의 누설전류(leakage current)를 감소시키는 데 효과적인 기술로 알려져 있으며, 전원 차단용 파워게이팅 셀 (power-gating cell, PGC)에서의 IR drop 증가로 인한 성능 및 신뢰성 저하에 대해 많은 연구가 이루어져왔다. 그러나 최신 공정에서는 트랜지스터 사이즈 감소 추세에도 불구하고 금속 배선의 스케일링이 제한됨에 따라, IR drop에 견고한 파워 게이팅 설계 시 셀 배치와 금속 배선 면적을 고려한 새로운 접근 방식이 필요하다. 본 논문에서는 셀 점유율(cell utilization)과 소모 전류에 근거한 로직 셀 배치 기법을 통해 PGC 면적 및 IR drop을 개선한 파워 게이팅 설계 방법을 제안한다. 28nm 공정으로 제조된 스마트폰용 어플리케이션 프로세서(Application processor, AP) 내 고속 디지털 코어에 적용한 결과 기존 PGC 배치 기법 대비 PGC 면적은 12.59~16.16%, 최대 IR drop은 8.49% 감소함을 확인하였다.

• 한국정밀공학회지
• /
• 제17권10호
• /
• pp.41-48
• /
• 2000

Manufacturing devices must be integrated for constructing CIM environment, but integration of heterogeneous system meets several economical and technological difficulties. In this case, MMS(Manufacturing Message Specification) can be an effective method, but it has problems which MMS products are generally very expensive and majority of the existing manufacturing devices do not support MMS. This paper describes the development of a gateway for Non-MMS-Compatible CNC machine tools to serve MMS and the implementation of OSI(Open System Interconnection) upper layer on TCP/IP. The developed system is applied to construct cell controller with heterogeneous devices under CIM environment and to evaluate interoperability and portability.