• Proceedings of the Korea Society for Energy Engineering kosee Conference
• /
• 1996.10b
• /
• pp.161-166
• /
• 1996

화학적 증착장치를 이용하여 크기 305mm$\times$915mm인 대면적 투명전도 유리기판 위에 비정질 실리콘 태양전지를 제작하였다. p층 제조 후 SiH4 세척과 수소 플라즈마 처리를 하여 I층에 도핑가스가 침투하는 것을 억제했으며 p-i 계면에 buffer층을 적용함으로써 소면적 단접합 태양전지에서 개발전압 0.825V, 충실도 0.73, 변환효율 9.5%인 셀을 제작하였다. 또한 a-Si/a-Si 이중접합 태양전지에서는 개방전압 1.50V, 충실도 0.77인 셀을 제작하였다.

• 한국신재생에너지학회:학술대회논문집
• /
• 2009.11a
• /
• pp.391-391
• /
• 2009

결정질 실리콘 태양전지의 통합화에는 최근 열전소자와의 통합화를 통한 연구가 진행이 활발해지고 있으며, 이 경우 주로 태양전지와 열전소자의 박막화를 이용한 방법이 주를 이루고 있다. 이 경우 모듈화를 위해서는 in-line system을 이용한 방법이 강구되고 있으며, 솔라셀과 열전소자를 Tandem 구조에 적용할 경우 미국의 연구소 및 대학의 simulation에 의하면 에너지변화효율을 65%까지 올릴 수 있다는 보고가 되어 지고 있다. 그러나 이 경우 새로운 시설 및 기술의 확보에 큰 자본을 투입해야하는 경제적인 문제가 있다. 또한 최근의 silicon 결정질 solar cell 원료의 가격이 1년전에 비해 1/4로 급격하게 떨어진다는 점에서 박막화에 대한 투자는 일부나라에서 정체의 수준까지 다다르게 되었다. 따라서 본 연구에서는 40X40X3mm 크기의 열전소자를 결정질 silicon 솔라셀에 부착하는 방법으로 통합화를 시도하였으며, 모듈화에는 EVA film을 사용하지 않는 방법을 이용한 batch 법으로 모듈을 제작하고, 그 특성을 비교하였다. 그 결과 통합된 솔라셀-열전 모듈의 에너지변환효율은 동일한 크기의 솔라셀을 사용하여 제작한 모듈에 비해서 $60^{\circ}C$에서 공냉을 이용하여 측정한 결과 약 8% 개선효과가 있었으며, 보다 더 나은 결과를 도출하기위해 열전소자쪽에 냉각수나 냉각판을 설치하는 시도가 요구된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2014.02a
• /
• pp.236.2-236.2
• /
• 2014

세계 반도체 시장은 컴퓨터 기능이 더해진 모바일 기기의 수요가 증가함에 따라 메모리반도체의 시장규모가 최근 빠른 속도로 증가했다. 특히 모바일 기기에서 저장장치 역할을 하는 비휘발성 반도체인 NAND Flash Memory는 스마트폰 및 태블릿PC 등 휴대용 기기의 수요 증가, SSD (Solid State Drive)를 탑재한 PC의 수요 확대, 서버용 SSD시장의 활성화 등으로 연평균 18.9%의 성장을 보이고 있다. 이러한 경제적인 배경 속에서 NAND Flash 미세공정 기술의 마지막 단계로 여겨지는 1Xnm 공정이 개발되었다. 그러나 1Xnm Flash Memory의 생산은 새로운 제조설비 구축과 차세대 공정 기술의 적용으로 제조비용이 상승하는 단점이 있다. 이에 따라 제조공정기술을 미세화하지 않고 기존의 수평적 셀구조에서 수직적 셀구조로 설계 구조를 다양화하는 기술이 대두되고 있는데 이 중 Flash Memory의 대용량화와 수명 향상을 동시에 추구할 수 있는 3D NAND 기술이 주목을 받게 되면서 공정기술의 변화도 함께 대두되고 있다. 3D NAND 기술은 기존라인에서 전환하는데 드는 비용이 크지 않으며, 노광장비의 중요도가 축소되는 반면, 증착(Chemical Vapor Deposition) 및 식각공정(Etching)의 기술적 난이도와 스텝수가 증가한다. 이 중 V-NAND 3D 기술에서 사용하는 박막증착 공정의 경우 산화막과 질화막을 번갈아 증착하여 30layer 이상을 하나의 챔버 내에서 연속으로 증착한다. 다층막 증착 공정이 비정상적으로 진행되었을 경우, V-NAND Flash Memory를 제조하기 위한 후속공정에 영향을 미쳐 웨이퍼를 폐기해야 하는 손실을 초래할 수 있다. 본 연구에서는 V-NAND 다층막 증착공정 중에 다층막의 두께를 가상 계측하는 알고리즘을 개발하고자 하였다. 증착공정이 진행될수록 박막의 두께는 증가하여 커패시터 관점에서 변화가 생겨 RF 신호의 진폭과 위상의 변화가 생긴다는 점을 착안하여 증착 공정 중 PECVD 장비 RF matcher와 heater에서 RF 신호의 진폭과 위상을 실시간으로 측정하여 데이터를 수집하고, 박막의 두께와의 상관성을 분석하였다. 이 연구 결과를 토대로 V-NAND Flash memory 제조 품질향상 및 웨이퍼 손실 최소화를 실현하여 제조 시스템을 효율적으로 운영할 수 있는 효과를 기대할 수 있다.

• 한국전기화학회:학술대회논문집
• /
• 2000.10a
• /
• pp.29-29
• /
• 2000

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2005.05a
• /
• pp.182-182
• /
• 2005

• Journal of Practical Agriculture & Fisheries Research
• /
• v.6 no.1
• /
• pp.102-115
• /
• 2004

Main objectives of this study were to increase digestibilities of indigestible ingredients in spent mushroom composts (SMC) consisted of sawdust mainly as well as to fortify conversion of inorganic Se present in SMC to organic Se via fermentable microbial actions. Experimental feeds were designed to contain the increasing level of selenium (0.06ppm, 0.54ppm, 1.26ppm and 1.86ppm) in combination with SMCs of Se-enriched and non-Se mushrooms. Feeds were also fermented using commercial microbial feed additives (Sambae, Ltd., Korea) comprised Saccharomyces, Bacillus, Aspergillus, Streptococcus and Actinomycetes before feeding trial for Hanwoo (Korean native cattle). Those were fermented for 0, 12, 24, and 48 hrs. Initial pH was linearly increased as Se concentration increases or the proportion of SMC of Se-enriched mushroom increased (p<0.0001). pH values of fermented feeds (0.54ppm, 1.26ppm and 1.86ppm) containing SMC of Se-enriched mushroom were not different since 12 hrs of fermentation time and their pH was significantly lowered compared to control group. The increasing level of Se concentration in fermented feeds showed significant differences in organic and inorganic Se contents and proportion of organic Se among treatments. As a SMC proportion of Se-enriched mushrooms in the fermented feed was increased, organic Se proportion was significantly decreased (p<0.0001). The control treatment (0.06ppm) comprising the non-Se SMC only was estimated of the organic Se to be 100% and the treatment groups containing the increasing level of Se were estimated of organic Se to be approximately 70%.

• The Transactions of the Korean Institute of Electrical Engineers A
• /
• v.48 no.10
• /
• pp.1303-1310
• /
• 1999

In this paper, the Timed Petri-Nets(TPN) modeling of Modular Cell Manufacturing Systems(MCMS) was investigated to overcome the limit of batch mode operation, which has been one of the most popular manufacturing types to produce an extensive industrial output and to be able to adopt to suitable and quickly changing manufacturing environments. A model of the MCMS was developed in reference to the actual TFT-LCD manufacturing system. TFT-LCD manufacturing system is not mass-productive in batch mode, but it operates in the form of MCMS which consists of a sequence of several cells with four processes of operation, including those of color filter(C/F), TFT, cell, and module. The cell process is further regrouped in those of Front-End and Back-End. For the Back-End cell process, it is reconstructed into a virtual model, consisting of three cells. The TPN modeling encompasses those properties, such as states and operations of machines, the number of buffers, and the processing time. The performance of the modeling was further examined in terms of scheduling system. The productivity in each cells was examined with respect to the change of failure rate of the cell machines and Automatic Guided Vehicles(AGV) using simulation by TPN.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2011.08a
• /
• pp.163-163
• /
• 2011

셀레늄(Selenium: Se) cracker cell을 이용하여 셀렌화한 $CuInSe_2$ (CIS)박막에 대해 연구한 결과를 발표하고자 한다. 화석연료의 과도한 사용으로 지구온난화라는 환경문제가 대두되면서 영구적이고 무상의 태양에너지 이용에 대한 필요성이 점차 높아지고 있다. 빛에너지를 전기에너지로 변화시키기 위한 태양전지는 재료에 따라 다양하게 개발되고 있으며 그 중 가장 주목을 받고 있는 것 중의 하나가 $CuInSe_2$을 광흡수층으로 하는 CIS 박막 태양전지이다. CIS 박막은 태양전지의 광흡수층으로 사용되는데 직접천이형 밴드구조를 가지고 있고, 약 $10^5$ $cm^{-1}$의 높은 광흡수계수를 가지고 있어 태양전지 광흡수층으로 적합한 물질로 각광받고 있다. CIS는 에너지 밴드갭이 ~1 eV로 실리콘과 유사한 밴드갭을 가지고 있으나 이는 Ga, Al을 In 대신 치환함으로 조절할 할 수 있다. 무엇보다도 sodalime 유리와 같은 저가의 기판위에 스퍼터와 같은 장치로 대면적 CIS 박막태양전지를 만들 수 있다는 것이 산업적인 면에서 장점으로 알려져 있다. 본 연구에서는 sodalime 유리기판 위에 스퍼터 방법으로 CIS 박막을 증착하고 Se cracker cell로 셀렌화하여 CIS 박막을 제조하는 것을 조사연구 하였다. 스퍼터를 이용하여 유리기판위에 Mo (Molybdenum)을 증착하고 그 위에 Cu-In-Se박막을 증착하였다. Cu-In-Se/Mo/유리기판 시료는 동일 챔버에서 Se cracker cell을 이용하여 셀렌화 처리 하였다. 물성비교를 위하여 Knudson-cell을 이용한 셀렌화도 시행하였다. Se cracker cell은 고체 Se를 가열하는 부분(R-zone)과 Se flux를 cracking 하는 부분(C-zone)으로 나누어져 있으며 C-zone은 700$^{\circ}C$로 고정하였다. 셀렌화 기판 온도는 425$^{\circ}C$로 고정하였고 Se cracker 온도는 330~375$^{\circ}C$까지 변화시켜 가며 CIS 박막을 제조하였다. 제조된 CIS 박막의 물성 조사는 사진, 현미경, SEM, EDX, XRD, Hall effects를 이용하였다. Se cracker cell로 셀렌화한 CIS 박막은 island 구조를 하고 있음을 알 수 있었다. CIS 박막의 island의 크기와 모양은 셀렌화시 R-zone 온도(Cu-In-Se 박막에 조사되는 셀레늄의 량)에 큰 영향을 받았다. 셀렌화시 셀레늄량이 적을 때는 island가 커지며 불균일해지고 셀레늄량이 많을 때 island가 작고 균일해지는 경향을 SEM을 통해 관찰할 수 있었다. X-ray 회절을 통해 셀레늄량이 적을 경우 CIS 결정이외의 결정이 박막내에 형성됨을 알 수 있었다. 학술회의에서 Se cracker cell을 이용한 셀렌화에 관한 보다 깊은 연구결과를 발표하고자 한다.

• Journal of the Institute of Electronics and Information Engineers
• /
• v.53 no.6
• /
• pp.55-66
• /
• 2016

Power gating is one of effective techniques for reducing leakage current in semiconductor chip. However, power gating cell (PGC) which is used to switch the power source causes performance degradation and the associated reliability problem by increasing IR drop. However, the newly raised problem caused by different scaling properties between gates and metal wires demands additional considerations in power gating design. In this paper, we propose a robust cell placement based power gating design method for reducing the area for power gating cell and metal routing thus to meet IR drop requirement. Experimental results by applying the proposed techniques on the application processor for smartphone fabricated in 28nm CMOS process show that power gating cell area is reduced by 16.16% and maximum IR drop value is also decreased by 8.49% compared to existing power gating cell placement techniques.

• Journal of the Korean Society for Precision Engineering
• /
• v.17 no.10
• /
• pp.41-48
• /
• 2000

Manufacturing devices must be integrated for constructing CIM environment, but integration of heterogeneous system meets several economical and technological difficulties. In this case, MMS(Manufacturing Message Specification) can be an effective method, but it has problems which MMS products are generally very expensive and majority of the existing manufacturing devices do not support MMS. This paper describes the development of a gateway for Non-MMS-Compatible CNC machine tools to serve MMS and the implementation of OSI(Open System Interconnection) upper layer on TCP/IP. The developed system is applied to construct cell controller with heterogeneous devices under CIM environment and to evaluate interoperability and portability.