• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.41 no.8
• /
• pp.93-98
• /
• 2004

A low power SRAM using elevated source level memory cells is proposed to save the write power of SRAM. It reduces the swing voltages of the bit lines and data bus by elevating the source level of the memory cells from GND to $V_{T}$ and lowering the precharge level of the bit lines and data bus from $V_{DD}$ to $V_{DD}$ - $V_{T}$. It saves the write power of SRAM without area overhead and speed degradation. An SRAM with 8K${\times}$32bits is fabricated in a 0.25um CMOS process. It saves 45% of the power in write cycles at 300MHz with 2.5V. The maximum operating frequency is 330MHz.

• Proceedings of the KIPE Conference
• /
• 2012.07a
• /
• pp.355-356
• /
• 2012

본 논문은 배터리 셀 전압의 균등화에 대한 새로운 회로를 제안한다. 제안한 회로는 확장된 다권선 변압기를 이용한 회로로 변압기 사이에 있는 권선을 연결하여 모듈 간의 밸런싱 동작이 이루어지게 하는 회로이다. 밸런싱 성능을 분석하기 위하여 Cantilever 변압기 모델을 사용하였는데 이 모델을 통하여 모듈 간의 밸런싱 편차를 도출하였다. 기존의 회로와는 대조적으로 이 제안된 회로는 모듈화 및 제어가 쉽고 무엇보다도 배터리 수에 제한이 없다는 점이 장점이다. 이것은 고전압을 요구하는 하이브리드 전기 자동차(HEV)와 같은 어플리케이션에서의 밸런싱된 많은 직렬 연결된 배터리 셀 전압에 중요한 이점들이 될 수 있다. 본 논문에서는 이 회로의 타당성을 검증하기 위하여 이론적으로 분석하고 6개의 배터리 셀들을 이용하여 시뮬레이션을 실시하였다.

• The Journal of Korea Institute of Information, Electronics, and Communication Technology
• /
• v.13 no.1
• /
• pp.48-57
• /
• 2020

MCU used in applications such as wireless chargers and USB type-C require MTP memory with a small cell size and a small additional process mask. Conventional double poly EEPROM cells are small in size, but additional processing masks of about 3 to 5 sheets are required, and FN tunneling type single poly EEPROM cells have a large cell size. In this paper, a 110nm MTP cell using a vertical PIP capacitor is proposed. The erase operation of the proposed MTP cell uses FN tunneling between FG and EG, and the program operation uses CHEI injection method, which reduces the MTP cell size to 1.09㎛2 by sharing the PW of the MTP cell array. Meanwhile, MTP memory IP required for applications such as USB type-C needs to operate over a wide voltage range of 2.5V to 5.5V. However, the pumping current of the VPP charge pump is the lowest when the VCC voltage is the minimum 2.5V, while the ripple voltage is large when the VCC voltage is 5.5V. Therefore, in this paper, the VPP ripple voltage is reduced to within 0.19V through SPICE simulation because the pumping current is suppressed to 474.6㎂ even when VCC is increased by controlling the number of charge pumps turned on by using the VCC detector circuit.

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2010.06a
• /
• pp.55-55
• /
• 2010

상변화 메모리용 셀은 전류 구동형으로써 셀에 전류를 인가하였을 때 저항이 높은 상태(비정질상)과 저항이 낮은 상태(결정질상)의 두가지 특성을 갖는다. 저항이 높은 상태에서 전류나 전압을 인가하면 높은 저항을 보이다가 일정 값(threshold voltage) 이상에서 낮은 저항을 갖는 현상을 보인다. 이때 상변화물질의 종류 혹은 셀의 사이즈에 따라 threshold voltage의 차이가 나타나는데 이 값을 줄임으로서 상변화 메모리의 구동 전류의 감소에 기여할 수 있다. 본 연구에서는 스퍼터링 방법을 이용해 박막형식의 셀을 제작하여 전기적 특성을 관찰하였다. 셀은 Si 기판 위에 radio frequency power supply 와 direct current power supply를 사용해 하부전극과 상변화층, 그리고 상부전극의 순으로 증착하여 제작하였다. 상변화층은 $Ge_2Sb_2Te_5$를 사용하였고 제작된 셀은 scanning electon microscope(SEM)를 이용하여 표면의 상태를 확인하였고 Keithley 4200scs를 이용하여 인가된 전류 혹은 전압에 따른 특성변화를 측정하였다.

• Proceedings of the KIPE Conference
• /
• 2018.11a
• /
• pp.125-126
• /
• 2018

본 논문에서는 원통형 NCA 리튬이온 배터리로 제작된 고출력 직렬조합 배터리팩으로 C-rate에 따른 전기적 특성 실험을 수행하였다. 방전 용량 프로파일 실험을 통해 배터리팩의 충/방전 C-rate가 배터리팩의 내부 파라미터에 어떠한 영향을 주는지 비교 분석한다. 실험을 통해 방전 용량과 전압 편차 파라미터를 측정한다. 전압 편차 그래프는 만방 구간과 만방 이후 휴지 구간의 셀 간 전압 편차를 중심으로 관찰하며 두 구간의 전압 편차를 비교한다. 3가지 파라미터를 비교하여 가장 효율적인 C-rate를 알아보았다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2012.10a
• /
• pp.267-271
• /
• 2012

In this paper a power management unit for solar energy harvesting is proposed. If solar energy is sufficient, Power Management Unit(PMU) directly supplies load with solar energy. By contrast, if solar energy is insufficient to operate sensor nodes, voltage booster(VB) boosts the solar cell's output voltage, and then PMU supplies load with the harvested energy. The designed circuit had been fabricated using a 018um CMOS process. In the first case, the PMU supplies load with more energy than in the second case. In the second case where a VB is used, the PMU operates to supply load with solar energy even when illumination is low and minimum solar cells with very low output voltage are used.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.17 no.7
• /
• pp.1660-1671
• /
• 2013

In this paper two types of power management circuits for solar energy harvesting self-powered systems are proposed. First, if the output voltage of a solar cell is enough to drive load, a power management unit(PMU) directly supplies load with solar energy. Second, if a solar cell outputs very low voltage less than 0.5V as in miniature solar cells or monolithic integrated solar cells such that it cannot directly power the load, a voltage booster is employed to step up the solar cell's output voltage, and then PMU delivers the boosted voltage to the load. The proposed power management systems are designed and fabricated in a $0.18{\mu}m$ CMOS process, and their performances are compared and analyzed through measurements.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.8 no.7
• /
• pp.1532-1536
• /
• 2004

So far, the quantified elasticity data of textile fabrics has not been present because the measurement method depends on the knowledge of measurement operators. In this paper, the special manufactured measurement equipment using road cell is presented to measure the elasticity coefficient of textile fabrics in real time. The measurement method is based on the voltage differency among textile fabrics. The textiles with strong elasticity are high voltage produced from road cell. The others are low. The presented method can be applied to visualize the textile, sew the cloth, control quality of textile fabrics. Also, these measurement datum are used to B2B electronic trading system.

• Journal of the Institute of Electronics Engineers of Korea SD
• /
• v.38 no.2
• /
• pp.1-1
• /
• 2001

DRAM에서 셀 캐패시터의 누설 전류 영향을 고려하여 소프트 에러율을 예측하였다. DRAM의 동작 과정에서 누설 전류의 영향으로 셀 캐패시터는 전하량이 감소하고, 이에 따른 소프트 에러율을 DRAM의 각 동작 모드에 대하여 계산하였다. 누설 전류가 작을 경우에는 /bit mode가 소프트 에러에 취약했지만, 누설전류가 커질수록 memory 모드가 소프트 에러에 가장 취약함을 보였다. 실제 256M급 DRAM의 구조에 적용하여, 셀 캐패시턴스, bit line 캐패시턴스, sense amplifier의 입력 전압 감도들이 변화할 때 소프트 에러에 미치는 영향을 예측하였고, 이 결과들은 차세대 DARM 연구의 최적 셀 설계에 이용될 수 있다.

• Proceedings of the Optical Society of Korea Conference
• /
• 2003.02a
• /
• pp.304-305
• /
• 2003

파장 355 nm인 Nd：YAG 레이저의 3차 고조파 자외선 레이저빔을 이용하여 색소첨가 폴리이미드 필름을 광배향시키고 이것을 사용하여 액정셀을 제작하였다. 광배향으로 제작된 액정셀의 특성을 알아보기 위하여 정렬성, 광투과곡선, 응답시간 둥을 측정하여 러빙에 의한 액정셀과 비교하였다. 그 결과 광배향 액정셀은 러빙에 의한 액정셀에 비하여 정렬성, 선경사각, 광투과도 등의 특성은 떨어지나 낮은 문턱전압과 빠른 응답시간 특성을 가진 것으로 나타났다.