• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.623-626
• /
• 2001

최근 휴대폰단말기, PDA 와 같은 내장형시스템에 필수적으로 사용되고 있는 SoC(System On a Chip)에 대한 설계에서는 HW/SW 동시설계를 통한 설계생산성 향상이 필수적이다. 이에 따라서 설계검증에서도 HW/SW 통합검증의 중요성이 매우 커지고 있다. 본 논문에서는 이와 같이 내장형시스템을 위한 HW/SW 통합검증을 효율적으로 수행 할 수 있는 방법들인 co-simulation 과 co-emulation 및 co-prototyping 에 대하여 이들 방법들의 장단점과 더불어 이들을 통합한 새로운 검증방법인 집적 동시-검증(integrated co-verification) 기법에 대하여 논하기로 한다.

• Journal of Broadcast Engineering
• /
• v.21 no.5
• /
• pp.792-802
• /
• 2016

Real time verification is necessary, since there are several features that cannot be verified through design simulation in the design of multiband soundbar system. And then this paper describes an implementation of an FPGA-based real-time verification system for a soundbar SoC with an embedded processor. It is verified a real-time performance test and a listening test which are several features in the design stage that cannot be verified through a design simulation. The measurement of quantitative specifications such as SNR, THD+N, frequency response, etc. as well as the listening test were performed through the implemented FPGA system, and it was verified that test results satisfied the target specifications.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1998.03a
• /
• pp.43-49
• /
• 1998

본 논문에서는 이산사건 시스템의 무시간 DEVS/DEVS 명세에 대한 계층적인 설계/검증 방법을 제안하고자 한다. 제안된 방법의 가장 큰 장점은 DEVS 상위모델과 DEVS 하위 모델간의 반복적인 설계/검증 시 계층적 인 방식을 채택하여 검증 시 일반적으로 문제가 되는 상태폭발 문제를 크게 완화시켰다는 점이다. 간단한 예제를 통하여 제안된 방법론을 자세히 보여주고자 한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.59-59
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• The Magazine of the IEIE
• /
• v.30 no.9
• /
• pp.965-975
• /
• 2003

여러기능들이 복합적으로 통합되고 있는 단일칩시스템을 설계하는데 있어 소프트웨어와 하드웨어를 가능한 일찍 통합하여 검증하는 것이 무엇보다 중요하다. 이러한 조기 통합검증에 필요한 것이 가상프로토타입(Virtual-Prototype) 이다. 본 고에서는 IP(Intellectual Property) 와 단일칩시스템(SoC : System-on-a-Chip) 설계 및 검증에서 가상프로토타입의 필요성과 역할 그리고 이에 관련된 기술들에 대해 정리하고, 프로세싱 코어가 있는 단일칩시스템을 SystemC로 가상프로토타이핑한 사례를 통해 그 유용성을 설명한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.823-825
• /
• 2003

보안 시스템에 대해서 고등급 평가를 받기 위해서는 정형적 방법론을 사용하여, 보안 모델을 설계하고, 보안 속성을 정확히 기술해야만 한다. 본 논문에서는 정형적 설계 방법을 통해 보안모델을 설계하고 검증하기 위한, SPR(Safety Problem Resolver) 정형검증도구의 검증방법 및 기능에 대해 소개하고자 한다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2001.10a
• /
• pp.565-567
• /
• 2001

원자력 발전 및 항공 시스템과 같은 실시간 시스템의 설계는 자원 및 시간적인 분석은 상당히 중요한 부분을 차지하고 있다. 이러한 설계는 그 설계단계로부터 철저한 명세 및 집중이 이루어져야 한다. Statechart는 Reactive 시스템을 모델링 하는 도식언어이다. 하지만 기존 Statechart 언어는 자원에 대한 시간적 명세가 분명치 않아 상태로 모든 것을 표현하기에는 복잡하고 용이하지 않다. 또만 이러한 명세 도구는 시스템의 검증은 물론 시간적 행위의 검증은 수월치 한다. 본 논문은 Statechart에 시간을 소모하는 자원을 명세하는 문법을 소개하고 이를 검증하는 기법을 제시하고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2004.05a
• /
• pp.289-292
• /
• 2004

원자력발전소 MMIS(Man-Machine Interface System)는 발전소 공정과 관련 장비들을 감시 및 제어하고, 필요시에 보호기능을 수행함으로써 발전소를 안전하고 신뢰성 있게 운전할 수 있도록 지원하고 있다. 그러한 MMIS의 설계에 소프트웨어기반의 컴퓨터 기술이 사용된 경우, 그 설계를 구현하기 위해 사용된 소프트웨어가 설계 및 프로그래밍 오류에 취약하여, 공통유형의 소프트웨어 오류로 인해 하드웨어로써 구축된 다중성 설계를 파기시킬 수 있기 때문에 원자력 발전소의 안전 및 안정 운전과 직결되게 된다. 또한 소프트웨어는 설계공정 결함이 일반적으로 최종 결과물에서 확인될 수 있다는 점 때문에 확인 및 검증기술을 정립하고 체계적인 적용이 필수적이다. 이에 따라 본 논문에서는 현재 설계를 진행중인 SMART(System-integrated Modular Advanced ReacTor) MMIS 소프트웨어를 개발하기 위해 적용되는 확인 및 검증 규제요건을 분석하고, 소프트웨어 개발생명주기에 따른 확인 및 검증을 체계적으로 수행하기 위한 프레임웍을 제시한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2008.11a
• /
• pp.1258-1261
• /
• 2008

본 논문은 시스템의 안정성과 검증성, 설계 및 관리 용이성을 위해 SDL 언어 및 Pure-SDL 설계 접근기법을 이용하여 3GPP LTE 액세스 시스템 검증을 위한 단말 시뮬레이터를 설계 및 구현하였다. 설계된 시스템은 관리 효율성을 위해 블록 타입 및 공통 패키지 설계를 통한 다중 시스템 구조를 갖는다. 구현된 단말 시뮬레이터는 실제 3GPP LTE 액세스 시스템 검증에서 우수한 안정성을 보여주었다.

• Nuclear Engineering and Technology
• /
• v.25 no.2
• /
• pp.343-352
• /
• 1993

다목적연구로(KMRR)는 일반 발전용 원자로와는 매우 다른 특성을 가지고 있으며, 설계 개념 또한 특이하다. 위와 같은 특이한 설계 특성을 파악하기 위하여 열수력 실험을 수행하였으며 시운전 시험도 설계 개념의 입증에 중점을 두고 수행될 예정이다. 실증실험은 크게 설계 자료 생산을 위한 실험, 기기 설계 검증 시험, 시운전 성능 시험으로 나눌 수 있다. 설계 자료 생산을 위한 실험으로 핵연료의 열수력학적 특성을 규명하는 실험, 우회 유동에 의한 노심 출구 냉각수 상승 억제를 입증 또는 해석하기 위한 자료 생산용 실험 등이 이루어졌다. 기기 설계 검증 시험으로는 Pump 특성 시험, Flap valve 특성 시험 등을 들 수 있다. 또한, 시운전 성능 시험으로는 설계 개념을 입증하기 위한 여러 시험들이 행해질 예정이다. 이러한 실험들을 통하여 설계에 필요한 많은 자료들이 생산되었고, 시운전 시험을 통하여 설계를 검증하고 실제 운전에 필요한 많은 자료를 얻을 수 있으리라 기대된다. 본 기고를 통하여 이러한 실험의 중요성 및 내용에 대해 간략하게 기술하고자 한다.