• The Transactions of the Korea Information Processing Society
• /
• v.5 no.1
• /
• pp.249-257
• /
• 1998

다층 인쇄회로기판에서 고속 신호를 정확하고 신속하게 배선 설계하려면, 물리적 설계 규칙과 신호 잡음을 고려한 전기적 설계 규칙을 정립하고, 적용할 신호 검증 도구를 사용하여 신호의 충실성을 검증하여야 한다. 본 논문은 현재 개발 제작되어 동작 중에 있는 HIPSS(High Performance Storage System)보드에 대한 전기적 설계 규칙과 고속 신호의 배선에 따른 일부 고속 신호의 신호 검증 방법을 설명한다. 또한 전기적 설계 규칙을 적용하여 인쇄회로기판을 설계하는 경우, 발생하는 신호 지연, 반사 그리고 누화 등의 신호 잡음을 검증 도구를 이용하여 시뮬레이션 하고, 분석한 결과를 보이며, 수정된 고속 신호의 배선 설계를 확인한다.

• The Transactions of the Korea Information Processing Society
• /
• v.6 no.6
• /
• pp.1520-1531
• /
• 1999

In this paper, we present a first step for developing a method of verifying both safety and correctness of object-oriented design specification. As first, we analyze the discrepancies, which can occur between requirements specification and design specification, to make clear target faults. Then, we propose a new design verification method which aims at detecting faults in the design specification. The key idea of the proposed framework is that all elements to be verified can be extracted based on the requirements specification, safety standards, and design specification given for the target product These elements are expressed using three kinds of tables for verification, and thus, the verification steps can be greatly simplified. Here, we assume that component library, standards for safety and design specification obtained from the Booch's object-oriented design method are given. At the beginning, the designers construct a design table based on a design specification, and the verifiers construct a correctness table and a safety table from component library and standards for safety Then, by comparing the items on three tables, the verifiers verification a given design specification and detect faults in it. Finally, using an example of object-oriented design specification, we show that faults concerning safety or correctness can be detected by the new design verification method.

• Proceedings of the Korean Information Science Society Conference
• /
• 1999.10c
• /
• pp.646-648
• /
• 1999

본 논문에서는 가입자망의 고속화를 실현하는 방안으로 개발되고 있는 B-WLL 시스템의 MAC 프로토콜을 설계하고 검증하였다. MAC 프로토콜의 설계는 DAVIC에서 제시하는 MAC 메시지를 사용하여 SDL로 설계했으며, 가변적인 경쟁/예약 타임 슬롯할당 알고리즘을 적용했다. 또한 설계한 MAC 프로토콜의 유효성을 검증하기 위하여 Object(GEODE의 SDL Design Tracer를 이용하여 문법적인 오류를 검사하고, MSC를 생성하여 프로토콜의 동작절차에 대해 검증하였다. 검증의 결과, 설계한 MAC 프로토콜이 절차에 따라 정확하게 동작했으며, B-WLL 시스템이 지원하는 모든 서비스에 대해 유효함을 확인했다.

• IEMEK Journal of Embedded Systems and Applications
• /
• v.2 no.1
• /
• pp.9-16
• /
• 2007

본 논문에서는 차세대 통신 플랫폼을 위한 PCI 익스프레스의 전송계층과 데이터 연결계층의 모든 기능을 지원하는 PCI 익스프레스 컨트롤러를 설계하였다. 설계된 컨트롤러를 효과적으로 제어하기 위해 8051 마이크로프로세서를 이용하였다. 또한, 본 논문에서는 PCI 익스프레스 컨트롤러와 8051 마이크로프로세서의 통합 검증을 위한 방법으로 벡터 생성 부분, 테스트 벤치, 그리고 메모리로 구성된 테스트 벤치를 하나의 가상 마이크로프로세서로 가정하였다. 그리고 PCI 익스프레스의 모든 프로토콜을 지원할 수 있는 어셈블리 수준의 명령어들을 테스트 벤치에 적용되도록 하였다. 특히 일반적인 기본 동작 검증과 설계 기반 검증에서 찾지 못한 특수 경우의 에러를 찾기 위한 검증을 위해 랜덤 검증 환경 및 테스트 파라미터를 정의 하였다. 제안된 검증 환경과 명령어를 통해 설계된 PCI 컨트롤러의 검증 결과 랜덤 테스트 검증을 통해 효과적으로 오류를 찾을 수 있었다.

• Proceedings of the Korea Society for Simulation Conference
• /
• 1997.04a
• /
• pp.39-42
• /
• 1997

시뮬레이션이 설계 검증에 사용될 때 검증의 척도를 효율적으로 제공하기 위해 설 계오류 모델과 통계적인 샘플링 기법을 사용한 시뮬레이션 시스템이 개발되었다. 이는 시뮬 레이션 검증율을 제공하고 샘플링 기법을 이용하여 검증율을 빨리 예측할 수 있다. 실험 결 과는 이 방법이 효과적임을 증명한다. 이 시스템은 전체 설계시간을 줄이는 효과적인 설계 검증 도구로 사용될 수 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2000.10b
• /
• pp.1381-1384
• /
• 2000

본 논문에서는 최근 객체지향 설계에 많이 사용되고 있는 객체지향 다이아그램들의 일관성과 완전성을 해결하기 위하여 [1]에서 제공된 일관성과 완전성 규칙들을 기반으로 다이아그램들을 검증할 수 있는 검증 모델을 프레임을 이용하여 설계하였다. 본 논문에서는 프레임을 이용한 설계 과정을 보이기 위하여 다이아그램의 일관성과 완전성을 검증할 수 있는 검증 모델에 대한 각 다이아그램을 대상으로 정보를 유도하였고 유도된 정보를 기반으로 검증에 기초가 되는 공통 내부 표현을 프레임을 이용하여 설계하는 과정을 제시하였다. 설계된 검증 모델은 다양한 객체지향 다이아그램에 대하여 적용이 가능하며 기존의 다이아그래밍 도구와도 결합이 가능하도록 구성되어 있다.

• Proceedings of the Korean Information Science Society Conference
• /
• 2003.10a
• /
• pp.865-867
• /
• 2003

최근 보안성의 취약점을 이용한 보안 사고들이 증가하고 있다. 이러한 보안적 취약점을 극복할 수 있는 방법으로 정형적 설계 및 검증이 있으며 그 필요성은 국외뿐만 아니라 국내에서도 점차적으로 늘어나고 있다. 고등급의 보안 시스템을 개발하기 위해서는 정형화된 설계 및 검증 방법론을 사용해야 하지만 국내에서는 아직 정형적 설계 및 검증 방법에 대한 이해가 부족할 뿐만 아니라 개발자 수준에서 보안성을 보다 쉽게 설계하고 안전성을 검증, 평가 할 수 있는 자동화 도구도 갖추어지지 않은 실정이다. 본 논문에서는 기존의 보안성을 정형적으로 설계하고 검증한 사례를 조사, 분류하여 국내 보안 시스템 개발자들이 활용할 수 있는 가이드를 만드는데 근간을 두고자 한다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2001.10a
• /
• pp.477-480
• /
• 2001

최근 객체지향 설계에 UML을 많이 사용하게 되면서 개발자들은 작성된 UML 다이아그램들이 일관성이 있고 완전한가를 검증할 필요성이 대두되기 시작하였다. 본 논문에서는 [1]에서 제공된 다이아그램의 일관성과 완전성 검증 규칙을 사용하여 작성된 UML 다이아그램의 일관성과 완전성을 검증하기 위한 검증 시스템을 설계하였다. 검증 시스템의 설계에는 UML 다이아그램을 활용하였으며 프레임을 이용하여 검증 시스템의 다이아그램에 대한 내부표현을 제시하였다.

• Journal of the Korean Society of Marine Environment & Safety
• /
• v.26 no.6
• /
• pp.715-722
• /
• 2020

This paper proposes a design verification method based on system dynamics for offshore separation systems. Oil and gas separation systems are key components of offshore oil platforms; these systems determine the competitiveness of engineering, procurement, and construction (EPC) projects, especially in terms of added value. However, previous research on design verification has been limited to the process and deliverables of design. To address this, the study aims to develop a comprehensive design verification method and the associated functions from the perspective of project management, for the entire project life-cycle of offshore structures. The proposed methodology for design verification is expected to contribute toward effective and detailed designs as well as improve the competitiveness of EPC companies in constructing of shore structures during the early design stages. We first analyzed the separation system of the FPSO using the design verification method adopted by advanced countries and compared it with the system dynamics process formalized as ISO 15288. Subsequently, a tailored process for the design verification of the offshore structure was derived. It is shown that the proposed design verification method can be applied to the front-end engineering design process of of shore structures. Moreover, it can contribute toward the successful performance of offshore projects in the future and also minimize design changes and critical risks during the construction of these offshore structures.

• Journal of KIISE:Computing Practices and Letters
• /
• v.8 no.3
• /
• pp.261-267
• /
• 2002

In SOC(System On a Chip) designs, reducing time and cast for design verification is the most critical to improve the design productivity. this is mainly because the designs require co-verifying HW together with SW, which results in the increase of verification complexity drastically. In this paper, to cope with the verification crisis in SOC designs, we propose a new verification methodology, so called integrated co-verification, which lightly combine both co-simulation and co-emulation in unified and seamless way. We have applied our integrated co-verification to ARM/AMBA platform-based co-verification environment with a commercial co-verification tool, Seamless CVE, and a physical prototyping board. The experiments has shown clear advantage of the proposed technique over conventional ones.