• Proceedings of the Korean Institute of Surface Engineering Conference
• /
• 한국표면공학회 2006년도 춘계학술발표회 초록집
• /
• pp.125-126
• /
• 2006

• Proceedings of the Korean Vacuum Society Conference
• /
• 한국진공학회 1998년도 제14회 학술발표회 논문개요집
• /
• pp.179-179
• /
• 1998

실리콘 집적회로 제조시 sub-micron 의 contact 형성 공정은 질연막 형성 후 이의 식각 및 세정, c contact 실리사이드, 획산방지막, 배선 금속층의 형성 과정올 거치게 된다. 본 연구팀에서는 C.F야f2 헬리 콘 플라즈마훌 이용한 고선택비 contact 산화막 식각공정시 형성된 잔류막충과 오염 손상올 관찰하고 산소 플라즈마 처리와 후속 열처리에 따른 이들의 제거 정도를 관찰하여 이에 대한 결과를 발표하였다. 본 연구메서는 식각 및 후처리에 따라 잔류하는 잔류막과 손상층이 후속 공정인 contact 실리사이드 형 섬에 미치는 영향올 관찰하였다. C C.F바f2 웰리콘 풀라즈마률 이용한 식각시 공정 변수로는 수소가스 첨가, bias voltage 와 과식각 시간 의 효과를 관찰하였으며 다른 조건은 일정하게 하였다 .. Contact 실리사이드로는 Ti, Co-싫리사이드를 선 택하였으며 Piranha cleaning, 산소 플라즈마 처리, 산소 풀라즈마+600 'C annealing으로 각각 후처리된 시 편을 후처리하지 않은 시펀돌과 함께 실리사이드 형성용‘시펀으로 이용하였다 각각 일정 조건에서 동 일 두께의 실리사이드훌 형성시킨 후 4-point probe룰 이용하여 면저황올 측정하였다 후처리하지 않은 시편의 경무 실리사이드 형성은 아주 시펀의 일부분에서만 형성되었으며 후속 세정 및 얼처리훌 황에 따라 실리사이드의 면저항은 감소하여 식각 과정을 거치지 않은 깨끗한 실리콘 웨이퍼위에 실리사이드 를 형성시킨 값(control 값)에 접근하였다. 실리사이드의 면저항값은 식각시 노훌된 실리콘 표면 위에 형 성된 손상충보다는 잔류막에 큰 영향을 받았으며 수소 가스가 첨가된 식각 가스로 식각한 시편으로 형 성한 실리사이드의 면저항값이 손상이 상대적으로 적은 것으로 관찰된 수소훌 첨가하지 않은 식각 가 스로 식각한 시펀 위에 형성된 실리사이드의 면저황에 비해 낮은 값을 나타내었다. 실리사이드의 전기적 륙성에 미치는 손상층의 영향올 좀더 면밀히 관찰하고자 bare 실리콘 wafer 에 잔류막이 거의 없이 손상층을 유발시키는 식각 조건들 (100% HBr, 100%H2, 100%Ar, Cl싸fz)에 대하여 실 리콘 식각을 수행한 후 Co-실리사이드률 형성하여 이의 면저황을 측정한 걸과 100% Ar 가스로 식각된 시편을 이용하여 형성한 실리사이드의 면저항은 control 에 기까운 면저항값올 지니고 따라서 손상층이 실리사이드 형섬메 미치는 영향은 크지 않음을 알 수 있었다. 이상의 연구 결과훌 통해 손상층이 실리사이드의 형성이나 전기적 톡섬에 미치는 영황은 잔류막층 에 의한 영향보다 적다는 것을 알 수 았으며 잔류막층의 두께보다는 성분이나 걸합상태, 특히 식각 및 후처리 후 잔류하는 탄소 싱분과 C-Si 결함에 큰 영향올 받는 것올 알 수 있었다.

• Applied Chemistry for Engineering
• /
• 제20권1호
• /
• pp.99-103
• /
• 2009

HBr and $O_2$ in $Cl_2$ gas ambient for the high density plasma gate etching has been used to increase the performance of gate electrode in semiconductor devices. When an un-doped amorphous silicon layer was used for a gate electrode material, the notching profile was observed at the outer sidewall foot of the outermost line. This phenomenon can be explained by the electron shading effect: i.e., electrons are captured at the photoresist sidewall while ions pass through the photoresist sidewall and reach the oxide surface at a narrowly spaced pattern during the over etch step. The potential distribution between gate lines deflects the ions trajectory toward the gate sidewall. In this study, an appropriate mechanism was proposed to explain the occurrence of notching in the gate electrode of un-doped amorphous silicon.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 한국해양정보통신학회 2007년도 추계종합학술대회
• /
• pp.747-750
• /
• 2007

This study proposes that chlorine residue after metal etch as the source of metal corrosion, and charges should be removed by optimizing etch, PR strip and cleaning condition. Charges distributed along the metal line acts as a source of tungsten (W) plug corrosion when associated with following cleaning solution. In cleaning process after metal etch and PR strip, chemical selection is significantly important in terms of metal corrosion. Optimal corrosion preventive PH, no metal attack (choice of optimal inhibitants), high by product removal efficiency and optimal de ionized water treatment condition is critical to the metal corrosion prevention.

• Journal of the Korean Ceramic Society
• /
• 제37권11호
• /
• pp.1084-1090
• /
• 2000

(Bi$_2$O$_2$)$^{2+}$층 사이에 두 개의 Ta-O 팔면체로 연결된 Bi 계의 층상 페로브스카이트 구조인 SrBi$_2$Ta$_2$O$_{9}$ (SBT) 박막을 XPS를 이용하여 깊이별 화학 상태 변화를 분석하였다. 아르곤 이온으로 SBT 박막을 식각하면, SBT 박막의 각 구성물들은 가속 Ar$^{+}$ 이온의 에너지에 따라 변화한다. SBT 각 구성물 중 Sr 3d의 화학 상태는 Ar$^{+}$ 이온의 에너지변화에 따라 근소하게 변화한다. 반면에, Ta 4f와 Bi 4f의 화학 상태 변화는 인가되는 Ar$^{+}$ 이온 에너지에 확실하게 의존한다. 특히, Bi 4f는 Sr과 Ta에 비해 낮은 Ar$^{+}$ 이온 에너지에서도 Bi-O의 화학 상태가 금속 Bi 화학 상태로 현저하게 변화한다. 이러한 SBT 박막의 화학 상태 변화는 산호 원자의 선택적인 식각 때문에 발생하며 선택적인 식각은 SBT 박막 내에서 각 구성물과 산소간의 질량 차이와 각 구성물의 열적 안정성에 의존함을 알 수 있다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 한국진공학회 2011년도 제40회 동계학술대회 초록집
• /
• pp.186-186
• /
• 2011

태양전지의 효율을 증가시키기 위해서는 표면에서의 Fresnel 반사를 줄여 입사된 빛이 흡수층까지 잘 도달되도록 해야 한다. 그러나 결정질 실리콘의 경우, 굴절률이 높아 32% 이상의 표면반사율을 보이고 있어, 실리콘 태양전지 표면에 단일 또는 다중 박막의 무반사 코팅을 통해 반사율을 낮추는 방법이 널리 사용 되어 오고 있었다. 하지만, 이와 같은 코팅 방법은 열적팽창 불일치, 물질 선택의 어려움뿐만 아니라 낮은 반사율을 포함하는 파장 및 빛의 입사각 영역의 제한 등 여러 문제점을 지니고 있다. 이러한 문제점을 보완하기 위해, 표면에 서브파장의 주기를 갖는 나노구조(subwavelength structure, SWS)의 형성에 관한 연구가 활발히 진행되고 있다. 습식 식각보다 건식 식각을 이용한 SWS 제작 방법이 표면 profile을 제어하기 용이하나 패턴 형성을 위해 식각 마스크가 필요하다. 최근, 복잡하고 고가의 전자빔 또는 나노임프린트를 이용한 패턴 형성보다, 간단/저렴하며 대면적 제작이 용이한 금속 나노입자 마스크를 이용한 SWS의 제작에 대한 연구가 활발히 진행되고 있다. 또한 SWS의 무반사 특성은 표면 profile에 따라 크게 영향을 받는다. 따라서 본 실험에서는 열적 응집현상에 의해 형성되는 self-assembled Pt 나노입자 식각 마스크 및 $SiCl_4$가스를 사용한 유도결합 플라즈마(inductively coupled plasma, ICP) 장비를 이용하여 무반사 실리콘 SWS를 제작하였으며, SWS 표면 profile에 따른 구조적 및 무반사 특성을 조사하기 위해 다양한 공정조건을 변화시켰다. 실리콘 기판 위의 Pt 박막은 전자빔 증착(e-beaml evaporation)법을 사용하였고, 급속 열처리(RTA)를 통해 Pt 나노입자의 식각 마스크를 형성시켰다. Pt 나노입자들의 패턴 및 제작된 무반사 실리콘 SWS의 식각 profile은 scanning electron microscope를 사용하여 관찰하였으며, UV-VIR-NIR spectrophotometer를 사용하여 350~1050 nm 파장 영역에서의 반사율을 측정하였다. ICP 식각 조건을 변화시켜 5% 이하의 낮은 반사율을 갖는 높이가 높고 쐐기 형태의 실리콘 SWS를 도출하였다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 한국진공학회 2009년도 제38회 동계학술대회 초록집
• /
• pp.406-406
• /
• 2010

일반적으로, 나노스케일의 MOS 소자에서는 게이트 절연체 두께가 감소함에 따라 tunneling effect의 증가로 인해 PID (plasma induced damage)로 인한 소자 특성 저하 현상을 감소하는 추세로 알려져 있다. 하지만 요즘 많이 사용되고 있는 high-k 게이트 절연체의 경우에는 오히려 더 많은 charge들이 trapping 되면서 PID가 오히려 더 심각해지는 현상이 나타나고 있다. 이러한 high-k 게이트 식각 시 현재는 주로 Hf-based wet etch나 dry etch가 사용되고 있지만 gate edge 영역에서 high-k 게이트 절연체의 undercut 현상이나 PID에 의한 소자특성 저하가 보고되고 있다. 본 연구에서는 이에 차세대 MOS 소자의 gate stack 구조중 issue화 되고 있는 metal gate 층과 gate dielectric 층의 식각공정에 각각 중성빔 식각과 중성빔 원자층 식각을 적용하여 전기적 손상 없이 원자레벨의 정확한 식각 조절을 해줄 수 있는 새로운 two step 식각 공정에 대한 연구를 진행하였다. 먼저 TiN metal gate 층의 식각을 위해 HBr과 $Cl_2$ 혼합가스를 사용한 중성빔 식각기술을 적용하여 100 eV 이하의 에너지 조건에서 하부층인 $HfO_2$와 거의 무한대의 식각 선택비를 얻었다. 하지만 100 eV 조건에서는 낮은 에너지에 의한 빔 스케터링으로 실제 패턴 식각시 etch foot이 발생되는 현상이 관찰되었으며, 이를 해결하기 위하여 먼저 높은 에너지로 식각을 진행하고 $HfO_2$와의 계면 근처에서 100 eV로 식각을 해주는 two step 방법을 사용하였다. 그 결과 anistropic 하고 하부층에 etch stop된 식각 형상을 관찰할 수 있었다. 다음으로 3.5nm의 매우 얇은 $HfO_2$ gate dielectric 층의 정확한 식각 깊이 조절을 위해 $BCl_3$와 Ar 가스를 이용한 중성빔 원자층 식각기술을 적용하여 $1.2\;{\AA}$/cycle의 단일막 식각 조건을 확립하고 약 30 cycle 공정시 3.5nm 두께의 $HfO_2$ 층이 완벽히 제거됨을 관찰할 수 있었다. 뿐만 아니라, vertical 한 식각 형상 및 향상된 표면 roughness를 transmission electron microscope(TEM)과 atomic force microscope (AFM)으로 관찰할 수 있었다. 이러한 중성빔 식각과 중성빔 원자층 식각기술이 결합된 새로운 gate recess 공정을 실제 MOSFET 소자에 적용하여 기존 식각 방법으로 제작된 소자 결과를 비교해 본 결과 gate leakage current가 약 one order 정도 개선되었음을 확인할 수 있었다.

• ETRI Journal
• /
• 제13권4호
• /
• pp.10-24
• /
• 1991

본 연구에서는 기상 성장법 (VPE : vapor phase epitaxy) 으로 성장된 $n^+(Si:2X10^18cm^-3)$/$n(Si:1x10^17cm^-3)$구조의 시편 위에 SiN 과 감광막 등 식각 선택비가 서로 다른 두 물질로 보호된 소스와 드레인 사이의 게이트 형성 영역을 건식식각과 습식식각방법으로 리세스 에칭을 하여 형성한 후, 게이트를 자기정렬하여 형성시킬 수 있는 이중 리세스공정 기술을 개발하였고, 이를 통하여 전력용 MESFET 소자를 제작하였다.게이트 형성부분의 wide recess 폭은 건식식각으로 SiN을 측면식각(lateral etch) 함으로써 조절하였는데, 이 방법을 사용하여 MESFET 소자의 임계전압을 조절할 수 있고, 동시에 소스-드레인 항복전압을 30V 까지 향상시킬 수 있었다. 소스-드레인 항복전압은 wide recess 폭이 증가함에 따라, 그리고 게이트 길이가 길어짐에 따라 증가하는 경향을 보여주었다. 이 방법으로 제작한 여러종류의 MESFET 중에서 게이트 길이가 $2\mum$이고 소스-게이트 간격이 $3 \mum$인 MESFET의 전기적 특성은 최대 트랜스컨덕턴스가 120 mS/mm, 게이트 전압이 0.8V 일 때 포화드레인전류가 170~190mA/mm로 나타났다. 제작된 MESFET이 ($NH_4$)$_2$$S_x$ 용액에 담금처리될때 , 공기중에 노출된 게이트-드레인 사이의 n-GaAs층의 표면이 유황으로 보호되어 공기노출에 의한 표면 재산화막의 형성이 억제되었기 때문으로 사료된다.

• Journal of Sensor Science and Technology
• /
• 제9권3호
• /
• pp.224-232
• /
• 2000

Aluminum metal process in surface micromachining enables to fabricate Al electrodes or Al structures, which improve electrical characteristics by reducing contact- and line-resistance or makes the whole process to be simple by using oxide as sacrificial layer. However, it is not possible to use conventional sacrificial layer etching process, because HF solution attacks aluminum as well as sacrificial oxide. The mixed solution of BHF and glycerine as an alternative shows the adequate properties to meet with this end. The exact etching properties, however, are sensitively depends on the geometry of the released structure, because the most etching process of sacrificial layer proceeds to the lateral direction in narrow space. Also, the surface roughness of aluminum affects to the etching characteristics. This paper reports experimental results on the effect of microstructure and surface roughness of aluminum to the etching properties. Considering these effects, we propose the optimized etching condition, which can be used practically for the fabrication of aluminum electrodes and microstructures by using standard surface micromachining process without modification or additional process.

• Journal of the Korean Institute of Telematics and Electronics D
• /
• 제36D권4호
• /
• pp.56-62
• /
• 1999

In this study, (Ba, Sr)$TiO_3$ thin films were etched with $Cl_2$/Ar gas mixing ratio in an inductively coupled plasma (ICP) by varying the etching parameter such as rf power, dc bias voltage, and chamber pressure. The etch rate was 56 nm/min under $Cl_2$/($Cl_2$+Ar) gas mixing ratio of 0.2, rf power of 600 W, dc bias voltage of 250 V, and chamber pressure of 5 mTorr. At this time, the selectivity of BST to Pt, $SiO_2$ was respectively 0.52, 0.43. The surface reaction of the etched (Ba, Sr)$TiO_3$ thin films was investigated with X-ray photoelectron spectroscopy (XPS). Ba is removed by chemical reaction between Sr and Cl to remove Sr. Ti is removed by chemical reaction such as $TiCl_4$ with ease. The results of secondary ion mass spectrometer (SIMS) analysis compared with the results of XPS analysis and the results were the same.