• Journal of the Korean Society for Nondestructive Testing
• /
• v.34 no.4
• /
• pp.305-310
• /
• 2014

In this study, a non-destructive evaluation (NDE) mothod is proposed for ball bearings contaminated with micro foreign substances, which were inserted into a ball bearing to create a defective specimen. The non-contact quantitative infrared thermographic technique was applied for NDE condition monitoring. Passive thermographic experiments were conducted to perform early fault diagnosis, for bearings operated at optimized torque status under a dynamic load condition. The temperature profiles for normal and defective specimens were quantitatively compared, and the thermographic data analyzed. Based on the NDE results, the temperature characteristics and abnormal fault detection of the ball bearing were quantitatively analyzed according to the rise in temperature.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.13 no.8
• /
• pp.754-763
• /
• 2002

This paper discusses the improved power performances of the size-reduced amplifier using defected ground structure (DGS). The slow-wave effect and enlarged electrical length occur due to the additional equivalent circuit elements of DGS. Using these properties, it is possible to reduce the length of transmission lines in order to keep the same original electrical lengths by inserting DGS on the ground plane. The matching and performances of the amplifier are preserved even after DGS patterns have been inserted. While there is no loss in the size-reduced transmission lines at the operating frequency, but there exists loss to some extent at harmonic frequencies. This leads to the more excellent inherent capability of harmonic rejection of the size-reduced amplifier. Therefore, it is expected tile harmonics of the size-reduced amplifier are smaller than those of the original amplifier. The measured second harmonic, third order intermodulation distortion (IMD3), and adjacent channel power ratio (ACPR) of the size-reduced amplifier are smaller than those of the original amplifier by 5 dB, 2~6 dB, and 1~4 dB, respectively, as expectation.

• Journal of the Korean Society for Nondestructive Testing
• /
• v.28 no.1
• /
• pp.9-15
• /
• 2008

A new ECT probe to separate the ECT signal distortion due to PVC (permeability variation clusters) and ordinary defects created in SG tubes has been developed. The hystersis loops of PVC which are extracted from retired SG (steam generator) tubes of Kori-1 NNP were measured. The tensile tests were performed to identify the mechanism of PVC creation. The conditions detecting the PVC created in 56 tubes were investigated using computer simulation, and the signal processing circuits were inserted in the probe for the digital signal transmission. The new Probe can measure and separate the PVC signal which is created in the SG tubes, and also measures the defects in Ni-sleeving part of SG tubes. furthermore the new ECT probe can measure the defects as fast as bobbin probe, and enhance the testing speed as well as reliability of the defect detection of SG tubes.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2011.10a
• /
• pp.22.2-22.2
• /
• 2011

Si 나노와이어를 합성하는 다양한 방법들 중에서 Si 기판을 나노와이어 형태로 제작하는 무전해 식각법은 쉽고 간단하기 때문에 최근 많은 연구가 진행되고 있다. 무전해 식각법을 이용한 Si 나노와이어는 p 또는 n형의 전기적 특성을 갖는 Si 기판의 도핑농도에 따라 원하는 전기적 특성을 갖는 나노와이어를 얻을 수 있을 것이라는 기대가 있었지만 n형으로 제작된 나노와이어의 경우 식각에 의한 표면의 거칠기 때문에 그 특성을 나타내지 못하는 문제점을 가지고 있다. 본 연구에서는 무전해 식각법을 이용하여 p와 n형 나노와이어를 합성하고 field-effect transistors (FETs) 소자를 제작하여 각각의 특성을 구현하였다. 나노와이어와 절연막 사이의 계면 결함을 최소화하기 위하여 poly-4-vinylphenol (PVP) 고분자 절연막에 나노와이어를 삽입시킨 형태로 소자를 제작하였고, 특히 n형 나노와이어의 표면을 보다 평평하게 하기 위하여 열처리를 진행 하였다. 이렇게 각각의 특성이 구현된 나노와이어를 이용하여 soft-lithography 공정을 통해 complementary metal-oxide semiconductor (CMOS) 구조의 인버터 소자를 제작하였으며 그 전기적 특성을 평가하였다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1646-1647
• /
• 2011

본 논문에서는 공통의 결함접지면구조(Defected ground structure, DGS)를 이용한 1:2 비대칭 전력 분배기를 설계하였다. 기본적인 비대칭 전력분배기를 설계하고 DGS를 삽입하여 크기를 줄이고 반으로 접은 구조로 회로의 크기를 대폭 줄일 수 있는 구조 이다. 사용한 기판으로는 Rogers 5880 31mils(0.7874mm)를 사용하여 1GHz 주파수대의 1:2 비대칭 전력 분배기를 설계 및 제작하여 우수한 특성을 확인 할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 1995.11a
• /
• pp.23-24
• /
• 1995

기존의 웨이퍼 박막속에 절연박막이 삽입된 SOI(Silicon On Insulator) 웨이퍼 구조와 관련한 반도체 기판 재료가 커다른 관심을 끌어 왔으나, SOI 평가기술은 아직까지 체계적으로 확립된 것이 없으며, DLTS(Deep Level Transient Spectroscopy) 등을 이용한 전기적 평가는 거의 이루어지지 않은 상태이다. 본 연구에서는 직접접합된 웨이퍼를 약 10um내외의 활성화층을 형성시킨 6인치 P-형 SOI 웨이퍼를 제작하여 DLTS로 측정, 평가를 하였고, DLTS 측정후 관찰될 수 있는 에어지 트랩(Energy Trap)과 후속 열처리에서의 트랩의 변화등을 관찰하여, 후속 열처리조건에 따른 접합된 SOI 웨이퍼 계면의 안정화된 조건을 확보하였다.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.18 no.4
• /
• pp.585-590
• /
• 1993

A wide passband filter consisting of 3-stage ssymmetrical coupler can be realized, where the admittance inverter parameters in equivalent circuit of asymmetrical coupled microstrip lines are given as a function of a fundamental design parameter of a bandpass filter. An experimental filter was designed over 22 percend bandwidth centered at 9GHz and optimized using Super-Compact. Measured forward transmission and forward reflection closely matched design data but measured insertion loss was slightly higher (0.7dB) than the designed value.

• Journal of the Korean Ceramic Society
• /
• v.19 no.3
• /
• pp.199-204
• /
• 1982

Bowl 형태의 일본산 Nagano 점토에 대한 분류 및 특성화 연구를 하였다. 결정입자 크기를 1$\mu$ 이하로 침강분리 시킨후 전자현미경으로 결정형태를 관찰하였다. 아울러 결정형태, 구조적 결함 및 intercalation 반응성의 상호관계를 검토하기 위하여 tube 형태의 한국산 halloysite 및 plate 형태의 kaolinite를 비교 조사하였다. 특이한 Bowl 형 Nagano 점토는 tube형 halloysite와 화학 반응성에서 동일하여 극성 내지는 hydrogen bridge 결합을 하는 guest 분자와 반응하여 층간삽입 화합물을 형성 하였다. 화학반응성에 따른 점토분류방법에 의해 Nagano 점토가 halloysite임을 밝혔으며 아울러 결정의 형태는 반응성에 영향을 미치지 않음을 알 수 있었다.

• Journal of KIISE:Computer Systems and Theory
• /
• v.28 no.5
• /
• pp.259-267
• /
• 2001

칩의 집적도에 비례하여 설계검증 및 칩 제작 후의 결함점검은 갈수록 어려워지며 이러한 테스트 문제의 원초적 해결을 위하여 다양한 테스트설계 기술이 널리 개발되고 있다. 상위 수준의 테스트설계에서는 회로의 기능에 대해서는 알 수 있으나 구조에 대해서는 알 수 없고, 하위 수준의 테스트설계에서는 회로의 구조를 알 수 있으나 기능은 알 수 없다. 따라서 테스트 설계는 기능을 기술하는 상위 수준에서부터 고려되어 하위 게이트수준에서 스캔플립플롭을 선택하여야 최적화된 성능을 얻을 수 있다. 본 논문에서는 테스트용이도를 증진시키기 위해, 상위수준의 기능정보에 대해서는 테스트점을 삽입하여 제어흐름(control flow)을 변경하고, 상위 수준의 합성 후에 하위 수준에서 스캔플립플롭을 선택하여 다시 합성하는 상위.하위 수준에서 통합된 테스트 합성 기술을 제안한다. 실험결과 통합된 테스트 합성 기술이 대부분의 벤치마크 회로에서 높은 고장검출율을 보여주고 있다.

• Proceedings of the Korea Information Processing Society Conference
• /
• 2018.10a
• /
• pp.524-527
• /
• 2018

IOT의 발전으로 많은 디바이스들이 사용자들에게 제공되어 데이터를 얻거나 제어함으로서 유용하게 사용되고 있다. 보통 하나의 디바이스에 다수의 사용자가 접근하여 데이터를 얻거나 제어 함으로써 서비스를 받게 된다. 그러나 하나의 디바이스를 여러 사용자가 이용하게 되면 어떤 사용자에 의해 디바이스가 오작동을 할 수 있고 결함이 발생할 수가 있다. 본 논문에서는 이러한 경우를 예방하고 디바이스를 관리하기 위해 FUSE와 Syslog를 이용하여 디바이스 접근에 대한 정보 로그하는 기법을 제시한다. 이를 위하여 리눅스(Ubuntu 16.04)에서 문자 디바이스 드라이버 모듈을 작성하여 커널에 삽입하고, 디바이스에 접근을 시도하는 테스트 프로그램을 작성하여 디바이스에 접근할 때 접근 정보를 로그하는 기법을 제시한다.