• Title/Summary/Keyword: 산술 수행

Search Result 134, Processing Time 0.029 seconds

산술의 발전사 : 주판과 컴퓨터

  • 예홍진
    • Journal for History of Mathematics
    • /
    • v.9 no.1
    • /
    • pp.12-31
    • /
    • 1996
  • 주판은 지난 수천년동안 인류가 애용했던 산판(abacus)의 일종으로서, 휴대용 계산기(Calculator)가 보편화되기 전까지 덧셈이나 곱셈 등의의 사칙연산을 수행하는 데에 사용된 대표적인 산술도구이다. 한편, 자동화를 위한 단순한 계산기계로부터 발전되어 온 컴퓨터는 오늘날 디지털 시대를 주도하면서 불과 수십년만에 우리의 삶과 생각을 완전히 새로운 모습으로 바꾸어 놓은 또 하나의 산술도구인 것이다. 본 논문에서는 주판에 적용된 여러 가지 산술원리들을 역사적으로 살펴본뒤, 산술의 발전과 컴퓨터 사이에 어떠한 상관관계가 있는 지를 살펴보고자 한다. 이를 위하여, 새로운 산술원리를 컴퓨터에 도입하게 된 동기와 파급효과를 주판의 경우와 대비하여 설명하고, 현재 진행중인 컴퓨터 산술(computer arithmetic)분야의 연구동향을 토대로 미래의 컴퓨터를 전망한다.

  • PDF

Design of bit matrix model and binary arithmetic coder (배트 매트릭스 확률모델과 이진 산술부호기 설계)

  • 이효석;이제명
    • Proceedings of the Korea Multimedia Society Conference
    • /
    • 2003.11b
    • /
    • pp.933-936
    • /
    • 2003
  • 본 논문은 비트 매트릭스(bit matrix) 확률 모델과 이를 입력으로 사용하는 개량된 이진 산술부호 알고리즘을 제안한다. 비트들로 이루어진 비트 평면에서 3$\times$3 비트 매트릭스를 정의하였다. 그리고 비트 평면을 조사하여 2연속 혹은 3연속 비트 매트릭스들에 대한 확률모델을 구하였다. 본 연구에서는 3 가지의 확률간격(interval)을 가지는 개량된 이진 산술부호기률 사용하였다. 개량된 이진 산술부호 알고리즘의 장점은 구조가 간결하고 또한 부호화가 진행되는 도중에 결과 비트스트림을 생성하는 특징이 있다. 이진 산술부호기는 2연속 혹은 3연속 비트매트릭스를 입력하여 산술부호화를 수행하도록 한다.

  • PDF

The Hardware Design of CABAC for High Performance H.264 Encoder (고성능 H.264 인코더를 위한 CABAC 하드웨어 설계)

  • Myoung, Je-Jin;Ryoo, Kwang-Ki
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.16 no.4
    • /
    • pp.771-777
    • /
    • 2012
  • This paper proposes a binary arithmetic encoder of CABAC using a Common Operation Unit including the three modes. The binary arithmetic encoder performing arithmetic encoding and renormalizer can be simply implemented into a hardware architecture since the COU is used regardless of the modes. The proposed binary arithmetic encoder of CABAC includes Context RAM, Context Updater, Common Operation Unit and Bit-Gen. The architecture consists of 4-stage pipeline operating one symbol for each clock cycle. The area of proposed binary arithmetic encoder of CABAC is reduced up to 47%, the performance of proposed binary arithmetic encoder of CABAC is 19% higher than the previous architecture.

A Construction of the Improved Hardware Arithmetic Operation Unit (개선된 하드웨어 산술연산기 구성)

  • Park, Chun-Myoung
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • 2015.10a
    • /
    • pp.1023-1024
    • /
    • 2015
  • This paper propose the method of constructing the improved hardware arithmetic operation unit over galois fields. The proposed the hardware arithmetic operation unit have advantage which is more regularity and extensibility compare with earlier method. Also it is able to apply to any multimedia hardware which is the basic arithmetic operation unit. For the future we will research the processor which is the processing arithmetic and logical operation.

  • PDF

A Study on Construction the Highly Efficiency Arithmetic Operation Unit Systems (고효율 산술연산기시스템 구성에 관한 연구)

  • Park, Chun-Myoung
    • Proceedings of the Korean Institute of Information and Commucation Sciences Conference
    • /
    • v.9 no.2
    • /
    • pp.856-859
    • /
    • 2005
  • This paper presents a method of constructing the highly efficiency arithmetic operation unit systems(AOUS) based on fields. The proposed AOUS is more regularity and extensibility than previous methods. Also, the proposed AOUS be able to apply basic multimedia hardware. The future research is demanded to more compact and advanced arithmetic operation algorithm.

  • PDF

A Power Estimation Model for Arithmetic and Logic Instructions of Embedded Microprocessors (임베디드 마이크로프로세서에서 산술 및 논리 명령어에 대한 전력 예측 모델)

  • Shin Dong-Ha;Kang Kyung-Hee
    • Journal of the Korea Institute of Information and Communication Engineering
    • /
    • v.10 no.8
    • /
    • pp.1422-1427
    • /
    • 2006
  • In order to estimate the power consumed by an embedded microprocessor during an execution of software, we measure and utilize the current consumed by the processor during the execution of each instruction. In this paper, we measure and analyse the current consumed by the microprocessor adc16s310 during the execution of arithmetic and logic instructions, and propose a power estimation model which estimates the current for all instruction executions precisely by using a small numbers of current measurements. The proposed model can estimate the current with an average 0.34% error by using only 5.84% of total current measurements for arithmetic and logic instructions of the processor.

A Still Image Compression System with a High Quality Text Compression Capability (고 품질 텍스트 압축 기능을 지원하는 정지영상 압축 시스템)

  • Lee, Je-Myung;Lee, Ho-Suk
    • Journal of KIISE:Software and Applications
    • /
    • v.34 no.3
    • /
    • pp.275-302
    • /
    • 2007
  • We propose a novel still image compression system which supports a high quality text compression function. The system segments the text from the image and compresses the text with a high quality. The system shows 48:1 high compression ratio using context-based adaptive binary arithmetic coding. The arithmetic coding performs the high compression by the codeblocks in the bitplane. The input of the system consists of a segmentation mode and a ROI(Region Of Interest) mode. In segmentation mode, the input image is segmented into a foreground consisting of text and a background consisting of the remaining region. In ROI mode, the input image is represented by the region of interest window. The high quality text compression function with a high compression ratio shows that the proposed system can be comparable with the JPEG2000 products. This system also uses gray coding to improve the compression ratio.

충적층 지하수 활용 가능성 검토지역에 대한 철.망간 분포특성 고찰

  • 김진삼;김주환;정수은;김형수;윤성택
    • Proceedings of the Korean Society of Soil and Groundwater Environment Conference
    • /
    • 2003.04a
    • /
    • pp.279-282
    • /
    • 2003
  • 충적층 지하수 개발이 활발히 이루어짐에 따라 철, 망간이 충적층 지하수를 이용한 취수원 확보 시에 정수처리의 주요관심대상이 되고 있다. 이에 본 연구에서는 기존 충적층 지하수의 개발이 이루어졌거나 검토되었던 지역을 중심으로 철, 망간의 분포특성을 고찰하여 보았다. 연구지역은 크게 금강권역, 낙동강권역, 영산-섬진강권역, 한강권역으로 나누었고, 조사 관정이 밀집된 권역들은 더 세분된 지구로 나누어 연구를 수행하였다. 철의 경우, 563개의 시료가 망간의 경우, 483개 시료가 수집 분석되었다. 수집된 충적층 지하수 시료들의 철, 망간 농도를 살펴보면, 철의 경우는 전체 조사 관정의 약 27%, 망간의 경우는 약 39%가 음용수 수질기준(WHO)을 상회하였다. 본 연구에서는 철, 망간의 분포특성을 고찰하기 위하여 철, 망간 농도에 대한 다양한 통계 분석을 수행하였다 수집 분석된 철의 산술평균 농도는 2.7ppm이며, 망간의 산술평균 농도는 0.4ppm로 이들 산술평균 역시, 모두 음용수 수질 기준을 상회하는 것으로 나타났다 그러나 철 및 만간 농도의 중간 값은 각 각 50 및 20 ppb이며, 실제 이들 농도가 기하학적 분포를 한다고 가정할 경우, 이들의 대표 값인 기하평균은 모두 먹는 물 수질기준을 만족하는 것으로 나타났다.

  • PDF

A Still Image Compression System using Bitmatrix Arithmetic Coding (비트매트릭스 산술 부호 방식의 정지영상 압축 시스템)

  • Lee, Je-Myung;Lee, Ho-Suk
    • The KIPS Transactions:PartB
    • /
    • v.11B no.4
    • /
    • pp.411-420
    • /
    • 2004
  • We propose a novel still image compression system, which is superior in its function than the JPEG2000 system developed by David Taubman. The system shows 40 : 1 high compression ratio using $2\times2$ bitmatrix subblock coding. The $2\times2$ bitmatrix subblock is constructed in the bitplanes by organizing the bits into subblocks composing of $2\times2$matrices. The arithmetic coding performs the high compression by the bitmatrices in the subblock. The input of the system consists of a segmentation mode and a ROI(Region Of Interest) mode. In segmentation mode, the input image is segmented into a foreground consisting of letters and a background consisting of the remaining region. In ROI mode, the input image is represented by the region of interest window. The high compression ratio shows that the proposed system is competent among the JPEG2000 products currently in the market. This system also uses gray coding to improve the compression ratio.

Implementation of fast stream cipher using arithmetic shifter register (산술 쉬프트 레지스트(ASR)를 이용한 고속 스트림 암호 구현)

  • Kim, Gil-Do;Kim, Jong-Nam;Cho, Gyeong-Yeon
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2010.04a
    • /
    • pp.786-787
    • /
    • 2010
  • 본 논문은 산술 쉬프트 레지스트(ASR)를 이용한 32비트 출력의 고속 스트림 암호를 제안한다. 제안한 스트림 암호는 소프트웨어 및 하드웨어 구현이 쉽게 디자인되었으며, 무선 통신 장비와 같이 제한적인 환경에서 빠르게 수행할 수 있도록 개발되었다. 제안한 스트림 암호는 SSC2, Salsa20과 수행속도 비교에서 좋은 결과를 보여주고 있으며, 좋은 통계적 분산 특성과 안전성 또한 현대 스트림 암호 알고리즘이 필요로 하는 안전성을 만족하고 있다.