• 대한전자공학회논문지SD
• /
• 제46권8호
• /
• pp.95-101
• /
• 2009

난수 생성 함수는 소프트웨어를 사용한 시뮬레이션 테스트나 통신 프로토콜 검증 등 수많은 어플리케이션에 사용되어진다. 이런 상황에서 난수의 randomness는 사용 어플리케이션에 따라서 다르게 필요할 수 있다. 반드시 randomness가 보장된 랜덤 함수를 통한 고품질의 난수를 생성해야 할 때가 있고, 단지 난수와 비슷한 형태를 가진, randomness가 보장되지 않은 난수가 필요할 때도 있다. 본 논문에서는 고속으로 동작하는 임베디드 시스템을 위한 듀얼 모드로 동작하는 하드웨어 난수 생성기를 제안하였다. 모드 1 에서는 높은 randomness를 가지는 난수를 6사이클마다 한 번씩 생성하게 되며, 모드 2 에서는 낮은 randomness를 가지는 난수를 매 사이클마다 생성할 수 있다. 테스트를 위해, ASIP(Application Specific Instruction set Processor)를 설계하였으며, 각 모드에 맞는 명령어 세트를 설계하였다. ASIP은 LISA언어를 사용하여, 5 stage MIPS architecture를 기반으로 설계되었고, CoWare 사의 Processor Generator를 통해서 HDL코드를 생성하였으며, HDL 모델은 동부 0.18um 공정으로 Synopsys사의 Design Compiler를 통해서 합성되었다. 설계되어진 ASIP으로 난수를 생성한 결과, 하드웨어 모듈을 추가하기 전에 비해 2.0%의 면적 증가 및 239%의 성능 향상을 보였다.

• 한국산학기술학회논문지
• /
• 제17권3호
• /
• pp.699-707
• /
• 2016

중앙처리장치를 중심으로 하는 각종 내장형 시스템은 현재 각종 산업에 매우 광범위하게 쓰이고 있다. 특히 사물인터넷 등의 deeply embedded (심층 내장형) 시스템은 저비용, 소면적, 저전력, 빠른 시장 출시, 높은 코드 밀도 등을 요구한다. 본 논문에서는 이러한 요구 조건을 만족시키는 중앙처리장치를 제안하고, 이를 중심으로 한 시스템온칩 플랫폼을 소개한다. 제안하는 중앙처리장치는 16 비트라는 짧은 명령어로만 이루어진 확장형 명령어 집합 구조를 갖고 있어 코드 밀도를 높일 수 있다. 그리고, 다중사이클 아키텍처, 카운터 기반 제어 장치, 가산기 공유 등을 통하여 로직 게이트가 차지하는 면적을 줄였다. 이 코어를 중심으로, 코프로세서, 명령어 캐시, 버스, 내부 메모리, 외장 메모리, 온칩디버거 및 주변 입출력 장치들로 이루어진 시스템온칩 플랫폼을 개발하였다. 개발된 시스템온칩 플랫폼은 변형된 하버드 구조를 갖고 있어, 메모리 접근 시 필요한 클락 사이클 수를 감소시킬 수 있었다. 코어를 포함한 시스템온칩 플랫폼은 상위 언어 수준과 어셈블리어 수준에서 모의실험 및 검증하였고, FPGA 프로토타이핑과 통합형 로직 분석 및 보드 수준 검증을 완료하였다. $0.18{\mu}m$ 디지털 CMOS 공정과 1.8V 공급 전압 하에서 ASIC 프론트-엔드 게이트 수준 로직 합성 결과, 50MHz 동작 주파수에서 중앙처리장치 코어의 논리 게이트 개수는 7700 수준이었다. 개발된 시스템온칩 플랫폼은 초소형 보드의 FPGA에 내장되어 사물인터넷 분야에 응용된다.

• 대한의용생체공학회:의공학회지
• /
• 제23권3호
• /
• pp.171-179
• /
• 2002

운동 중에 있는 인체 무릎관절의 기능을 이해하기 위한 기구학적(Kinematic) 분석 과 동역학적(Kinetic) 분석을 행하는데 있어서 관절 표면의 기하학이 주요한 역할을 한다는 것은 잘 알려져 있다. 슬관절은 미끄러짐 (sliding)과 구름 (rolling) 운동을 고려하지 않고는 정확하게 모델 될 수 없다 본 연구에서는 미끄러짐 과 회전 운동 그리고 주요 인대 (ligament)를 고려한 3타원 인체 슬관절 모델을 제시한다 본 연구는. 슬관절의 전형적인측 평면 CT 영상의 확장으로부터 얻어진 두개의 캠 측면도를 이용하여 보다 실제에 가까운 관절의 기하학을 이용한 모델을 제시한다 개발된 모델은 보행 중 인체 슬관절을 통한 힘의 전달경로를 예측하는데 있어서 실험을 기초로 한 이전의 결과보고와 비교하여 볼 때 매우 잘 일치한다 대퇴골와 경골 사이의 접촉 점은 무릎의 굽힘이 진행되는 동안 전방에서 후방으로 이동하는데 이것은 무릎의 굽힘과 폄의 운동에 대한 전방/후방 운동의 커플링을 반영한 것이다. 본 연구에서 개발된 모델에 의하면 일회의 보행 사이클동안 경골 표면에 접촉 점의 전방/후방 이동변위는 바깥쪽 관절구 쪽이 약 16 mm 이고. 안쪽 관절구 쪽이 약 25 mm 이다 또한, 일회의 보행 사이클 동안 대퇴골 의 이동변위는 바깥쪽이 약 7 mm 그리고 안쪽이 약 10 mm 이다. 개발된 모델은, 관절의 퇴화를 진단 하는데 이용할 수 있는 가능성이 기대된다

• Korean Chemical Engineering Research
• /
• 제57권4호
• /
• pp.559-564
• /
• 2019

본 연구는 계층적 구조를 갖는 중공형 $ZnCo_2O_4$ 나노 섬유를 전기방사공정 및 후 열처리 공정을 통해 합성했다. 용액에 polystyrene (PS) 나노비드를 첨가하여 방사된 섬유는 열처리 과정을 통해 PS가 제거됨으로써 구조체 내 기공이 균일하게 생성되었으며 이는 구조체 내로 열 전달 및 가스의 침투를 원활히 함으로써 계층적 구조를 갖는 중공형 $ZnCo_2O_4$ 나노 섬유가 합성될 수 있었다. 계층적 구조를 갖는 중공형 $ZnCo_2O_4$ 나노 섬유를 리튬 이차전지의 음극활물질로 적용한 결과, $1.0A\;g^{-1}$의 높은 전류밀도에도 불구하고 300 사이클 동안 $815mA\;h\;g^{-1}$ ($646mA\;h\;cm^{-3}$)의 높은 가역 용량을 유지했다. 반면 $ZnCo_2O_4$ 나노 분말은 300 사이클 후 $487mA\;h\;g^{-1}$ ($450mA\;h\;cm^{-3}$)의 방전 용량을 나타냈다. 계층적 구조를 갖는 중공형 $ZnCo_2O_4$ 나노 섬유의 우수한 리튬 저장 특성은 중공 구조 및 섬유 표면을 구성하는 $ZnCo_2O_4$ 나노결정에 기인한 결과이다. 본 연구에서 제안한 계층적 구조를 갖는 중공형 나노 섬유 구조체는 다양한 금속 산화물로 확장 적용이 가능하며 에너지 저장 분야를 포함한 여러 분야에 응용 가능하다.

• 한국정보통신학회논문지
• /
• 제21권7호
• /
• pp.1267-1275
• /
• 2017

NIST 표준에 정의된 이진체(binary field) 상의 233-비트 타원곡선을 지원하는 타원곡선 암호(elliptic curve cryptography; ECC) 프로세서를 설계하였다. 타원곡선 암호 시스템의 핵심 연산인 스칼라 점 곱셈을 수정형 Montgomery ladder 알고리듬을 이용하여 구현함으로써 단순 전력분석에 강인하도록 하였다. 점 덧셈과 점 두배 연산은 아핀(affine) 좌표계를 기반으로 유한체 $GF(2^{233})$ 상의 곱셈, 제곱, 나눗셈으로 구현하였으며, shift-and-add 방식의 곱셈기와 확장 유클리드 알고리듬을 이용한 나눗셈기를 적용함으로써 저면적으로 구현하였다. 설계된 ECC 프로세서를 Virtex5 FPGA로 구현하여 정상 동작함을 확인하였다. $0.18{\mu}m$ 공정의 CMOS 셀 라이브러리로 합성한 결과 49,271 GE로 구현되었고, 최대 345 MHz의 동작 주파수를 갖는다. 스칼라 점 곱셈에 490,699 클록 사이클이 소요되며, 최대 동작 주파수에서 1.4 msec의 시간이 소요된다.

• 정보처리학회논문지A
• /
• 제12A권3호
• /
• pp.235-242
• /
• 2005

본 논문에서는 유한체 $GF(2^m)$의 응용을 위한 새로운 비트-시리얼 나눗셈 회로를 제안한다. 제안된 나눗셈 회로는 수정된 바이너리 최대 공약수 알고리즘에 기반하며, 2m-1 클락 사이클 비율로 나눗셈 결과를 출력한다. 본 연구에서 제안된 회로는 기존의 비트-시리얼 나눗셈 회로에 비해 속도에서 $43\%$, 칩 면적에서 $20\%$의 성능 개선을 보인다. 또한 제안된 회로는 기약다항식의 선택에 있어 어떠한 제약 조건도 두지 않을 뿐 아니라 매우 규칙적이고 모듈화 하기 쉽기 때문에 필드 크기 m에 대해 높은 유연성 및 확장성을 제공한다. 따라서 본 논문에서 제안된 나눗셈 회로는 저면적을 요구하는 $GF(2^m)$의 응용에 매우 적합하다.

• 정보관리학회지
• /
• 제34권4호
• /
• pp.247-271
• /
• 2017

현재와 장래에 이용될 신뢰할 수 있는 디지털 정보를 유지하고, 가치를 부여하는 디지털 큐레이션은 전문도서관에서의 중요한 업무로 인지되기 시작하였다. 본 연구의 목적은 지속적으로 변화하는 디지털정보 환경 하에서 전문도서관이 수행하고 있는 디지털 큐레이션 업무에 대한 전반적인 실태조사와 현재 전문도서관에서 수행되는 큐레이션 업무 수준 및 전문도서관 사서가 인지하는 큐레이션 업무의 중요도 정도를 파악하는데 있다. 이를 위하여 본 연구는 먼저 디지털 큐레이션 프로세스를 대표할 수 있는 활동범주와 이에 해당되는 세부업무를 도출한 후, 이에 대한 전문도서관의 수행정도와 중요정도를 조사하였다. 그 결과, 첫째, 전문도서관의 디지털 큐레이션 활동은 전반적으로 미흡하였고 이에 대한 중요도 인식도 그다지 높지 않음을 알 수 있었다. 둘째, 전문도서관 사서들이 기관으로부터 지원을 받지 못하는 어려움을 겪고 있고 내부적으로는 장기적인 정책 및 업무절차를 수립하지 못하여 체계적인 디지털 큐레이션을 못하고 있으며, 셋째, 사서들은 여전히 도서관의 전통적인 업무 사이클인 정보조직-소장-이용을 중요시 여기고 이 업무들을 중심으로 하여 디지털 큐레이션 활동을 수행하고 있음을 알 수 있었다. 마지막으로 새로운 개념으로 새로운 실무와 기술을 익혀야 수행할 수 있는 디지털 보존에 대한 중요도 인지와 이와 관련된 기술적 역량을 확장시키는 노력이 요구됨을 알 수 있었다.

• 한국정보과학회논문지:컴퓨팅의 실제 및 레터
• /
• 제12권6호
• /
• pp.339-348
• /
• 2006

최근 자동화된 공격기법에 의한 인프라 피해 사례가 급증하면서 효율적 대응 기법에 대한 연구가 활발히 진행되고 있다. 특히, 패킷을 통한 네트워크 서비스의 취약성을 공격하는 웜의 전파 메커니즘은 빠른 전파 속도로 인해 네트워크 대역폭 및 노드 가용성에 심각한 피해를 일으키고 있다. 이전 웜 탐지 기법들은 주로 시그너처 기반의 미시적 접근방식이 주를 이루었으나 높은 오탐지율과 조기탐지의 한계로 인해 최근에는 웜 전파의 특징에 기인한 거시적 접근 방식이 각광을 받고 있다. 본 논문에서는 패킷 마킹을 통해 웜 행동 사이클과 감염 체인으로 대표되는 웜의 행위적 특성을 탐지하고 대응할 수 있는 분산 웜 탐지 모델을 제안한다. 제안하는 웜 탐지 모델은 기존 모델들이 지닌 확장성의 한계를 분산된 호스트들의 협업적 대응으로 해결할 수 있을 뿐만 아니라, 웜 탐지에 필수적인 감염 정보만을 처리함으로써 개별 호스트의 프로세싱 오버헤드를 감소시킬 수 있다. 그리고 본 논문에서 제안하는 탐지 모델 적용 시 조기 탐지 결과로 인해 웜의 감염 속도가 시간의 경과에 따라 감소되는 현상과 호스트 간의 협업적 대응에 의해 전체 호스트의 면역성이 증가되는 현상을 시뮬레이션을 통해 증명하였다.

• 한국통신학회논문지
• /
• 제37A권11호
• /
• pp.993-1000
• /
• 2012

본 논문에서는 리프팅 기반의 하드웨어 효율이 100%가 되는 2차원 이산 웨이블릿 변환 필터 구조를 제안한다. 전체구조는 (9,7) 필터를 적용하였으며, 필터의 길이에 따라 확장 및 축소가 가능하다. 본 연구에서 제안하는 새로운 스케줄링은 블록기반으로 수행하며 하위 레벨을 수행할 조건이 충족되면 바로 해당레벨을 수행하므로 중간 값을 저장해야 하는 시간이 짧아지며, 따라서 이를 위한 레지스터 양을 최소화할 수 있다. 제안된 스케줄링에 맞는 입력을 조절하기 위해 그에 적절한 DFC(Data Format Converter)와 DCU(Delay Control Unit)구조를 설계하였다. 입력 영상이 $N{\times}N$이고 m을 필터 길이라고 할 때, 필요한 저장공간은 2mN이다. 인접한 4개의 데이터를 동시에 입력 받아 동시에 행 방향과 열 방향 DWT를 수행하므로 J가 분해 레벨이라고 할 때 총 $N^2(1-2^{-2J})/3$ 사이클이 소요된다.

• 전자공학회논문지C
• /
• 제36C권5호
• /
• pp.1-12
• /
• 1999

본 논문에서는 스위치-레벨 회로의 검증(verification)을 위해서 이진 결정 다이어그램(BDD : Binary Decision Diagram)을 구현하는 새로운 알고리즘을 제안한다. 스위치-레벨에서 기능(function)들은 스위치들의 직$\cdot$병렬 연결에 의해서 결정되며, 결과 논리 값은 논리 '0'과 '1'뿐만 아니라, 초기 상태, 고 임피던스와 불안정 상태를 가진다. 따라서, 본 논문에서는 "스위치-레벨 이진 결정 다이어그램(SLBDD : Switch- Level Bianary Decision Diagram)"으로 정의한 비 사이클 그래프(acyclic graph)들을 사용해서 스위치-레벨 회로의 가능들을 표현하도록 BDD를 확장하였다. 그러나, 그래프의 기능적 표현을 최악의 경우 입력 변수들의 수에 지수 함수적이 되므로, 결정 다이어그램의 변수 순서(ordering)는 그래프 크기에 주된 역할을 하게된다. 따라서, 패스-트랜지스터와 도미노-논리가 존재하는 사전에 충전하는 회로(Precharging circuitry)에서 그래프 크기에서의 효율성을 위한 입력 순서 알고리즘을 제안한다. 그리고, 실험 결과는 여러 가지 벤치-마크 회로에서 여러 번의 실험을 통해서 제안된 알고리즘이 스위치-레벨에서의 기능적 시뮬레이션, 전력 측정과 결점 시뮬레이션에 적용될 수 있을 만큼 충분히 효율적임을 보여준다.율적임을 보여준다.