• 한국정보과학회논문지:시스템및이론
• /
• 제36권4호
• /
• pp.231-238
• /
• 2009

DNA 서열은 각 종을 나타내는 근본적인 정보이며, 다른 종 간의 DNA 서열 비교는 중요한 작업이다. DNA 서열은 길이가 매우 길며 또 종의 종류도 다양하기 때문에, DNA 서열 비교에서는 빠른 매칭 뿐만 아니라 효율적인 저장도 중요한 요소이다. 즉, 인코딩 된 DNA 서열에 적합한 빠른 문자열 매칭 방법이 필요하다. 본 논문에서는 매칭 시 디코딩이 필요하지 않은 인코딩 된 DNA 서열을 위한 빠른 매칭 알고리즘을 제시한다. 제시하는 알고리즘은 네 문자 한 바이트 인코딩을 이용하며 서픽스 기법과 다중 패턴 매칭 기법을 접목하고 있다. 실험 결과로는 본 논문에서 제시하는 방법이 AGREP보다 약 다섯배 빠름을 보이는데, 이는 알려진 알고리즘들 중에서 가장 빠른 결과이다.

• 한국전자통신학회논문지
• /
• 제19권2호
• /
• pp.409-416
• /
• 2024

빠른 고속 데이터 신호 처리 및 논리 연산을 위한 부동 소수점 연산 요구 사항이 확대됨에 따라 부동 소수점 연산 장치의 속도는 시스템 작동에 영향을 미치는 핵심 요소이다. 본 논문에서는 다양한 부동소수점 곱셈기 방식의 성능 특성을 연구하고, 캐리와 합의 형태로 부분 곱을 압축한 다음, 최종 결과를 얻기 위해 캐리 미리 보기 가산기를 사용한다. Intel Quartus II CAD 툴을 이용하여 Verilog HDL로 부동소수점 곱셈기를 기술하고 성능 평가를 하였다. 설계된 부동소수점 곱셈기는 면적, 속도 및 전력 소비에 대해 분석 및 비교하였다. 월러스 트리를 사용한 수정 부스 인코딩 방식의 FMAX는 33.96Mhz로 부스 인코딩보다 2.04배, 수정 부스 인코딩보다 1.62배, 월러스 트리를 사용한 부스 인코딩보다 1.04배 빠르다. 또한, 수정 부스 인코딩에 비해 월러스 트리를 이용한 수정 부스 인코딩 방식의 면적은 24.88% 감소하고, 전력소모도 2.5% 감소하였다.

• 정보과학회 논문지
• /
• 제43권9호
• /
• pp.1060-1065
• /
• 2016

최근 비디오 시스템은 초고해상도 영상의 사용으로 병렬처리의 필요성이 대두되고 있고, 시스템은 ARM big.LITTLE 같은 비대칭 처리능력을 지닌 컴퓨팅 시스템이 도입되고 있다. 따라서, 이 같은 비대칭 컴퓨팅 환경에 최적화된 초고해상도 UHD 비디오 병렬처리 기법이 필요한 시점이다. 본 논문은 인코딩/디코딩 시에 비대칭 컴퓨팅 환경에 최적화 된 HEVC 타일(Tile) 분할 기법을 제안한다. 제안하는 방식은 (1) 비대칭 CPU 코어들의 처리능력과 (2) 비디오 크기별 연산 복잡도 분석 모델을 분석하여, (3) 각 코어에 최적화된 크기의 타일을 할당함으로써, 처리속도가 빠른 CPU 코어와 느린 코어의 인코딩/디코딩 시간차를 최소화한다. 이를 ARM기반의 비대칭 멀티코어 플랫폼에서 4K UHD 표준 영상을 대상으로 실험하였을 때, 평균 약 20%의 디코딩 시간 개선이 발생함을 확인하였다.

• 한국정보과학회논문지:정보통신
• /
• 제29권1호
• /
• pp.86-96
• /
• 2002

H.263을 화상 회의에 이용할 때, 압축율과 마찬가지로 중요한 것이 인코딩과 디코딩 시간이다. 특히 인코딩 시간을 줄이기 위하여 많은 방법들이 제안되었는데, 그 중 한 가지가 인코딩 시간의 상당 부분을 차지하는 움직임 추정에서 복잡도를 감소시키는 방법이다. 이러한 움직임 추정의 복잡도를 규정짓는 요소로 비용 함수, 탐색 영역 인수, 움직임 탐색 알고리즘이 있다. 인코딩 시간을 줄이기 위해서는 이 세 가지의 복잡도를 줄이면 된다. 특히 비용 함수가 H.263 인코딩 시간의 상당 부분을 차지하고 있는데, 이는 비용 함수가 호출되는 횟수가 매우 많기 때문이다. 본 연구에서는 움직임 탐색 알고리즘의 복잡도를 감소시킴으로써 비용함수의 호출 횟수를 줄여 전체 인코딩 시간을 줄이고자 한다. 움직임이 적은 경우 TSS(Three Step Search) 및 NTSS(New TSS)와 비교하여 더욱 빠른 움직임 탐색이 가능하도록 하고, TSS보다 많은 체크포인트를 요구하는 NTSS의 단점을 개선한 ITSS(Improved TSS)를 제안하였다. 그리고 본 알고리즘과 다른 알고리즘의 PSNR, 파일 크기, SAD 호출 횟수 비교로 실험하였다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2011년도 추계학술대회
• /
• pp.211-214
• /
• 2011

비디오 압축 기법에서 움직임 추정 (Motion Estimation)은 매우 중요한 부분을 차지하는데, 그것은 움직임 추정이 화질과 인코딩 시간에 직접적으로 영향을 미치기 때문이다. 가장 기본적인 움직임 추정 기법은 전역 탐색 기법 (Full Search Algorithm, FSA)인데, 이는 가장 좋은 화질을 보여주긴 하지만 매우 많은 계산량을 필요로 한다는 단점이 있다. 따라서 좋은 화질을 유지하면서도 계산량을 낮추기 위한 많은 고속 탐색 알고리즘들이 제안되었다. 이 논문에서는 고속 탐색 알고리듬 중 하드웨어 구현 시 많은 이점을 가진 1비트 변환 알고리듬 (One-bit Transform-based Motion Estimation, 1BT)을 소개하고 1비트 변환 알고리듬의 방법에 있어서 기존의 1비트 변환 알고리듬의 PSNR을 유지하면서 좀 더 빠른 속도로 인코딩이 가능한 커널 및 알고리듬을 제시한다. 실험결과에 따르면 우리가 제안한 알고리듬은 기존의 1비트 변환 알고리듬과 비슷한 PSNR을 유지하면서 속도가 향상된 것을 볼 수 있었다.

• 한국방송∙미디어공학회:학술대회논문집
• /
• 한국방송공학회 2014년도 추계학술대회
• /
• pp.203-205
• /
• 2014

UHD 영상 콘텐츠는 FHD 영상에 비해 생생하고 더 좋은 고화질의 영상을 제공하지만 영상정보의 데이터 양은 4K UHD 경우 4 배 이상이다. 이러한 초대용량의 UHD 영상을 기존의 병렬/분산 처리를 이용하여 비디오 코딩 한다면 UHD 의 초대용량 특성으로 인하여 연산량 부하가 발생하게 된다. 따라서 UHD 영상은 기존의 분산처리 방식이 아닌 초대용량 데이터를 빠르게 처리 할 수 있는 새로운 분산 처리기술이 필요하다. 본 논문은 UHD 콘텐츠를 빠르게 트랜스코딩 할 수 있는 클라우드 기반 UHD 영상 트랜스코딩 시스템을 제안한다. 본 논문에서 제안하는 UHD 영상 트랜스코딩 시스템은 다음 3 가지 패킷 분석기, 분산 트랜스코더, 스트림 합성기로 구성된다. 패킷 분석기는 입력 영상을 분석하여 오디오와 비디오 스트림을 분할하고 비디오 스트림은 분산처리를 할 수 있도록 영상 패킷을 분할한다. 분산 트랜스코더는 클라우드 환경을 이용하여 분할된 영상 패킷들을 분산 디코드 및 인코드 처리한다. 스트림 합성기는 트랜스코딩이 완료된 비디오 스트림과 패킷 분석기에서 획득하였던 오디오 스트림을 합성하는 기능을 한다. 제시하는 방안을 적용하여 클라우드 기반 영상 트랜스 코딩 시스템을 구현하였으며, 구현된 시스템은 대용량의 UHD 영상을 빠른 속도로 트랜스코딩이 가능하다.

• 한국정보전자통신기술학회논문지
• /
• 제17권4호
• /
• pp.229-235
• /
• 2024

최근 몇 년 동안 인공지능과 기계 학습 분야에서 대량의 데이터를 효율적으로 처리하고 해석하는 방법에 대한 연구가 활발히 진행되고 있다. 이러한 데이터 처리 기술 중 하나인 벡터 기호 아키텍처(Vector Symbolic Architecture, VSA)는 고차원 벡터를 이용하여 복잡한 기호와 데이터를 표현하는 혁신적인 접근법을 제시한다. VSA는 특히 자연어 처리, 이미지 인식, 로봇 공학 등 다양한 응용 분야에서 주목받고 있다. 본 연구는 VSA 방법론들의 특성과 성능을 정량적으로 평가하기 MNIST 데이터셋에 5가지 VSA 방법론을 적용하여 인코딩 속도, 디코딩 속도, 메모리 사용량, 복원 정확도와 같은 주요 성능 지표를 벡터 길이별로 측정하였다. 인코딩 속도와 디코딩 속도에서 BSC와 VT가 상대적으로 빠른 성능을 보였으며, MAP과 HRR은 상대적으로 느렸다. 메모리 사용량에서는 BSC가 가장 효율적이었고, MAP이 가장 많은 메모리를 사용하였다. 복원 정확도는 MAP이 가장 높았으며, BSC가 가장 낮았으며 연구 결과는 적용 영역에 따라 적절한 VSA 방법론을 선택할 수 있는 기준을 제시할 수 있다.

• 문화기술의 융합
• /
• 제9권3호
• /
• pp.835-843
• /
• 2023

XML 데이터의 구조를 고려할 때 경로 및 트리 패턴 매칭 알고리즘은 XML 질의 처리에 중요한 역할을 하고 있다. 노드 간의 결정 또는 관계를 용이하게 하기 위해 XML 트리의 노드는 일반적으로 두 노드 간의 조상-후손 관계를 신속하게 설정할 수 있는 방식으로 레이블링된다. 그러나 이러한 기법은 순서에 따른 업데이트로 삽입이 발생할 경우 기존 노드에 레이블을 다시 지정하거나 특정 값을 다시 계산해야 하는 단점이 발생한다. 따라서 현재 레이블링 기법들에서는 레이블을 업데이트 하는 비용이 매우 높다. 본 논문에서는 재레이블링 또는 재계산 없이 순서에 민감한 XML 문서의 업데이트를 지원하는 Fast XML 인코딩 기법이라는 새로운 레이블링을 제안한다. 또한 XML 트리의 동일한 위치에서 삭제된 레이블을 재사용하여 레이블의 길이를 제어한다. 제안한 재사용 알고리즘은 삭제된 모든 레이블을 동일한 위치에 삽입할 때 레이블의 길이를 줄일 수 있다. 실험 결과에서 제안된 기법은 순서에 민감한 질의 및 업데이트를 효율적으로 처리할 수 있다.

• 한국통신학회논문지
• /
• 제32권12A호
• /
• pp.1311-1319
• /
• 2007

본 논문에서는 UHF 대역 RFID 수동형 태그의 디지털 회로부 구현을 위한 VHDL 설계과정을 보인다. 태그의 동작은 EPCglobal Class1 Gen2 표준을 지원하며 합성과 구현과정을 거친 타이밍 시뮬레이션 결과를 통해 검증하였다. 수 미터의 인식거리로 인해 Frame-Slotted Aloha를 사용하는 환경에서, 단위시간당 태그 인식률을 향상시키기 위해서는 리더 명령에 대한 빠른 처리와 응답을 할 수 있는 디지털 회로 설계가 필요하다. 본 설계는 Pipeline 처리 구조를 기반으로 직렬 입력 신호에 대한 응답지연의 최소화를 목표로 하였다. 또한, 효율적인 다중 접속 명령들의 처리와 태그의 데이터 전송 속도의 오차를 낮추기 위해 리더의 Preamble과 PIE 디코딩을 위한 샘플링 과정을 제안하였다. FPGA 검증을 위한 Place & Route 후 다중 태그 상황을 감안한 테스트 벤치 시뮬레이션 결과, 표준상의 최대 송수신 데이터 전송 속도에서 디코딩 및 인코딩 을 위한 최소 요구 시간 보다 빠른 처리 결과를 확인 할 수 있었다.

• 한국시뮬레이션학회:학술대회논문집
• /
• 한국시뮬레이션학회 2002년도 추계학술대회 논문집
• /
• pp.73-77
• /
• 2002

이 논문은 빠른 ASIP(application specific instruction processor) 시뮬레이션을 위한 재적응성을 가진 컴파일드 시뮬레이션 기법에 대해 이야기 한다. 다양한 응용분야에서의 설계 요구사항을 충족시키는 ASIP의 빠른 개발을 위해서, 건전한 설계 방법론 및 고성능의 시뮬레이터가 필요하다. 본 논문에서는 HiX$R^2$라는 ADL(architecture description language)을 이용하여 인스트럭션 수준에서 컴파일드 시뮬레이터를 자동 생성하였다. 컴파일드 시뮬레이션은 시뮬레이션 수행 시 반복되는 인스트럭션 페칭 및 디코딩 부분을 시뮬레이션 런-타임 이전에 미리 수행함으로서 일반적으로 사용되는 인터프리티브 시뮬레이션에 비하여 큰 성능향상을 얻을 수 있다. HiX$R^2$에 기반 한 컴파일드 시뮬레이션은 ARM9 프로세서와 CalmRISC32 프로세서 예제들로 수행하였고, 결과로서 인터프리티브 방식에 비해 150배 이상의 성능향상이 있었다.