• 한국멀티미디어학회논문지
• /
• 제15권9호
• /
• pp.1086-1092
• /
• 2012

본 논문에서는 저 비트율에서 프레임 스킵 현상을 줄이는 비트율 제어 기법을 제안한다. 제안한 기법은 기존의 기법에서 압축 과정 중에 손실되는 부분을 고려한 방법으로서, 이전 프레임의 압축 후 남겨지는 잔여값에 대하여 압축 비트로 환산하고, 이전 프레임의 MAD에 대한 현재 프레임의 MAD의 비율을 곱한 후 현재 프레임의 목표 비트율에서 차감해주는 개선된 비트율 제어 기법이다. 실험은 VM (verification model) 코드에서, 제안한 기법과 기존의 기법을 적용하여 압축을 수행한 후 스킵된 프레임의 개수와 PSNR을 구하여 비교한다. 실험에 이용된 테스트 비디오는 CIF($352{\times}288$ 비디오들이고, 비트율은 384kbps~768kbps까지의 변화를 이용한다. 실험 결과, 0~150 프레임의 비디오들에 대하여 제안한 기법을 적용한 경우, 비트율의 변화에 따라 모두 프레임 스킵이 발생하지 않았고 기존의 기법을 적용한 경우, 최대 36개까지의 프레임 스킵이 발생하였다. 또한 PSNR의 측면에서도 제안한 기법이 기존의 기법보다 평균 0.73dB 더 높게 나타났다. 결과적으로, 제안한 비트율 제어 기법은 기존의 기법에 비하여 저 비트율에서 프레임 스킵 현상을 줄여주었고, PSNR의 변화율이 더 낮으면서 화질을 더욱 높여주는 향상된 기법임을 알 수 있었다.

• 한국정보보호학회:학술대회논문집
• /
• 한국정보보호학회 1997년도 종합학술발표회논문집
• /
• pp.322-331
• /
• 1997

DES의 키 길이를 확장 시킴에 있어서 처리 속도의 저하없이 112 비트의 키를 사용할 수 있는 SX-DES 구조를 제안하고 SX-DES애서 DES의 P-Box가 SX-DES에 대한 Differential Crytanalysis 공격에 의해 키 길이가 감소되는 효과를 가지고 있으므로 P-Box를 재구성하여 SX-DES가 확장된 키 효과를 충분히 가질 수 있도록 하였다. 처리시간은 DES보다 2 % 정도 더 소요되었다.

• 한국정보통신학회논문지
• /
• 제12권7호
• /
• pp.1209-1217
• /
• 2008

본 논문에서는 $GF(2^m)$ 상에서 표준기저를 사용한 두 다항식의 곱셈을 비트-병렬로 실현하는 새로운 형태의 비트-병렬 곱셈기를 제안하였다. 곱셈기의 구성에 앞서, 피승수 다항식과 기약다항식의 곱셈을 병렬로 수행 한 후 승수 다항식의 한 계수와 비트-병렬로 곱셈하여 결과를 생성하는 VCG를 구성하였다. VCG의 기본 셀은 2개의 AND 게이트와 2개의 XOR 게이트로 구성되며, 이들로부터 두 다항식의 비트-병렬 곱셈을 수행하여 곱셈 결과를 얻도록 하였다. 이러한 과정을 확장하여 m에 대한 일반화된 회로의 설계를 보였으며, 간단한 형태의 곱셈회로 구성의 예를 $GF(2^4)$를 통해 보였다. 또한 제시한 곱셈기는 PSpice 시뮬레이션을 통하여 동작특성을 보였다. 본 논문에서 제안한 곱셈기는 VCG의 기본 셀을 반복적으로 연결하여 구성하므로, 차수 m이 매우 큰 유한체상의 두 다항식의 곱셈에서 확장이 용이하며, VLSI에 적합하다.

• 한국음향학회:학술대회논문집
• /
• 한국음향학회 1998년도 학술발표대회 논문집 제17권 2호
• /
• pp.207-210
• /
• 1998

기존의 DPCM에 의한 압축방법은 예측오차를 양자화하여 전송한 후 복원하는 것으로 8레벨로 양자화하는 경우 3bpp의 비트율을 갖는다. 본 논문에서는 화소값의 압축에 의해 기존의 DPCM보다 예측오차값의 분포를 0을 중심으로 더 집중시킴으로써 더 낮은 비트율을 갖는 압축방법을 제안한다. 압축된 각 화소의 예측오차값은 DPAM방법에 의해 8-레벨로 양자화되고, 양자화된 예측오차의 열을 4와 2 단위로 분할하여 예측오차의 학습된 열로 구성된 각각의 코드북과 비교한다. 비교 결과 코드북의 주소를 생성하여 전송하고, 복원시 화소값을 확장한다. 제안된 방법은 DPCM방법보다 2.4~4.06dB 낮은 복원 영상의 화질을 보이지만, 비트율은 2.17~2.34bpp를 얻음으로써 0.66~0.83bpp정도 개선할 수 있다.

• 한국정보처리학회논문지
• /
• 제5권1호
• /
• pp.172-180
• /
• 1998

인터넷의 가장 중요한 서비스 중의 하나인 저낮 메일 시스템으 swjd보 교환의 수단으로 널리 이용되고 있다. 그러나, 대부분의 기존 전자 메일 시스템은 7비트 코드를 지원하기 위하여 설계되었기 때문에 한글 메시지와 같은 8비트 코드를 전송하는데 문제점이 있다. 이러한 문제점을 해결하기 위하여 MIME, ISO-2022-KR과 같은 기법이 발표 되었지만 아직도 한글 메시지의 송수신에는 어려움이 있다. 본 논문에서는 일반 사용자가 보다 편리하게 한글 메시지를 송수신할 수 있는 전자 메일 브라우저 모델을 제시한다. 제시한 모델의 기본 개념은 MIME만을 지원하는 POP3 클라이언트를 확장한 것으로써 8비트 한글 메시지를 ISO-2022-KR이나 Quoted-Printable 혹은 Base64로 인코딩하여 7비트로 전송한다. 제시한 모델의 타당성을 검토하기 위하여 전자 apdf 브라우저를 한글 Win95환경에서 구현하여 실험하였다.

• 대한전자공학회논문지SD
• /
• 제48권10호
• /
• pp.72-81
• /
• 2011

본 논문에서는 IEEE754 표준의 단정도 및 배정도를 지원하는 새로운 부동소수점 변환기를 제안하고 설계하였다. 제안된 변환기는 부호 있는 정수(32비트/64비트)와 부동소수점(단정도/배정도) 간 변환, 부호 없는 정수(32비트/64비트)를 부동소수점(단정도/배정도)으로의 변환, 부동소수점 단정도와 배정도 간 변환뿐만 아니라 부호 있는 고정소수점(32비트 64비트)과 부동소수점(단정도 배정도) 간 변환을 지원한다. 모든 입력 형태를 하나의 형태로 만드는 새로운 내부 형태를 정의함으로써 출력 형태의 표현 범위에 따른 오버플로우 검사를 쉽게 하도록 하였다. 내부 형태는 IEEE754 2008 표준에서 정의된 부동소수점 배정도의 확장된 형태(extended format)와 유사하다. 이 표준에서는 부동소수점 배정도의 확장된 형태(extended format)의 최소 지수부 비트폭은 15비트라고 명시하지만 제안된 컨버터를 구현하는데 11비트만으로도 충분하다. 또한 덧셈기가 대신 +1 증가기를 사용하면서 라운딩 연산과 음수의 정확한 표현이 가능하도록 변환기의 라운딩 스테이지를 최적화하였다. 단일 클럭 사이클 데이터패스와 5단 파이프라인 데이터패스를 설계하였다. 변환기의 두 데이터패스에 대한 HDL 모델을 기술한 후에 Synopsys design compiler를 사용하여 TSMC 180nm 공정 라이브러리로 합성하였다. 합성 결과의 셀 면적은 12,886 게이트(2입력 NAND 게이트 기준)이고 최대 동작 주파수는 411MHz이다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2002년도 봄 학술발표논문집 Vol.29 No.1 (A)
• /
• pp.343-345
• /
• 2002

기존 능동 네트워크 기술 분야에서 능동 네트워크 라우팅은 정석인 토폴로지 구성을 가정하고 있다. 그렇지만 IP 라우팅 영역에서와 같이 능동 네트워크 영역에서도 능동 패킷의 네트러크 상태에 따른 동적인 라우팅이 이루어져야 한다. 현재까지 SLRP와 TCOM500 PLA 프로젝트와 같은 프로토콜들이 제시되어 있지만, 두 프로토콜 모두 정적으로 구성되어 있는 토폴로지를 기반으로 하기 때문에 완전하게 동적인 프로토콜은 아니다. 본 논문에서는 좀더 동적이고 기존 프로토콜과의 호환성을 갖춘 능동 네트워크 라우팅 프로토콜로서 AOSPF를 제안한다. AOSPF는 능동 네트워크 라우팅을 위해 새로운 LSA를 추가함으로서 OSPF를 확장한 것이다. 새로운 LSA는 해당 라우터가 능동 라우터임을 명시하며, 이를 위해 LSA 패킷내의 OPTION 필드를 가운데 사용되고 있지 않은 비트 가운데 하나를 능등 라우터 명시 비트로 사용한다. 이러한 개념은 멀티캐스트를 위해 OSPF를 확장한 것으로부터 가져왔다. 본 논문에서는 AOSPF의 동작 과정과 AOSPF를 통해 구성된 능동 네트워클 토폴로지 정보를 기반으로 하는 능동 패킷의 전단 방법에 대해 기술한다.

• 한국컴퓨터산업학회논문지
• /
• 제4권4호
• /
• pp.523-532
• /
• 2003

본 논문에서는 확장된 Feistel 구조를 갖는 128-비트 블록 암호알고리즘 Lambda를 설계하고, 차분공격(differential cryptanalysis)과 선형공격(linear cryptanalysis)을 통해 안전성을 분석하였다. Lambda는 2-라운드 만에 완전 확산(diffusion)이 일어나도록 설계되었다. 이러한 우수한 확산효과로 인해 8-라운드 차분 특성이 구성될 확률은 $2^{-128}$로, 선형특성이 구성될 확률은 $2^{-192}$로 분석되었다. 결과적으로 Lambda는 128-비트 비밀키를 적용하였을 경우 8-라운드 이상이면 차분공격이나 선형공격이 전사(exhaustive)공격 방법보다 효율성이 떨어지는 것으로 분석되었다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2005년도 추계종합학술대회
• /
• pp.1141-1144
• /
• 2005

일반 컴퓨터에서 중앙처리장치와 메모리 사이의 병목 현상인 "Von Neumann Bottleneck"을 보이는데 본 논문에서는 이러한 문제점을 해소하고 검색위주의 응용분야에서 우수한 성능을 보이는 확장 가능한 범용 Associative Processor(AP) 구조를 제안하였다. 본 연구에서는 Associative computing을 효율적으로 수행할 수 있는 명령어 세트를 제안하였으며 다양하고 대용량 응용분야에도 적용할 수 있도록 구조를 확장 가능하게 설계함으로써 유연한 구조를 갖는다. 12 가지의 명령어가 정의되었으며 프로그램이 효율적으로 수행될 수 있도록 명령어 셋을 구성하고 연속된 명령어를 하나의 명령어로 구현함으로써 처리시간을 단축하였다. 제안된 프로세서는 bit-serial, word-parallel로 동작하며 대용량 병렬 SIMD 구조를 갖는 32 비트 범용 병렬 프로세서로 동작한다. 포괄적인 검증을 위하여 명령어 단위의 검증 뿐 아니라 최대/최소 검색, 이상/이하 검색, 병렬 덧셈 등의 기본적인 병렬 알고리즘을 검증하였으며 알고리즘은 처리 데이터의 개수와는 무관한 상수의 복잡도 O(k)를 갖으며 데이터의 비트 수만큼의 이터레이션을 갖는다.

• 융합보안논문지
• /
• 제20권3호
• /
• pp.71-78
• /
• 2020

비트코인에 기반한 블록체인 기술은 익명성이 있는 스마트 계약, 저렴한 송금, 온라인 거래 등을 가능하게 하는 하부구조를 제시하고 있다. 하지만, 비트코인을 구현하는 블록체인 기술은 처리량과 지연시간 간의 트레이드오프 관계에 있는 확장가능성 제한을 갖고 있다. 이러한 문제를 해결하기 위한 비잔틴 고장 감내 기반 블록체인 기술이 제안되었다. 이 기법은 리더를 선출하고 리더에 의해 기존 블록 내에 작업증명을 포함하지 않는 많은 마이크로 블록을 구성하여 지연시간 증가 없이 처리량을 향상시켰다. 하지만 이 기법은 리더를 선출하는 부분에서 기존 기법보다 보안성이 떨어질 수 있다. 본 논문에서는 마이크로 블록기술과 병행수행 기법을 통해 블록체인 기술의 확장가능성을 위한 기법을 제안한다. 하나의 마이크로 블록 내에는 여러 개의 거래에 대한 정보가 있다.