• Proceedings of the Materials Research Society of Korea Conference
• /
• 2010.05a
• /
• pp.54.2-54.2
• /
• 2010

최근까지는 주로 비정질 실리콘이 디스플레이의 채널층으로 상용화 되어왔다. 비정질 실리콘 기반의 박막 트랜지스터는 제작의 경제성 및 균일성을 가지고 있어서 널리 상용화되고 있다. 하지만 비정질 실리콘의 구조적인 문제인 낮은 전자 이동도(< $1\;cm^2/Vs$)로 인하여 디스플레이의 대면적화에 부적합하며, 광학적으로 불투명한 특성을 갖기 때문에 차세대 디스플레이의 응용에 불리한 점이 있다. 이런 문제점의 대안으로 현재 국내외 여러 연구 그룹에서 산화물 기반의 반도체를 박막 트랜지스터의 채널층으로 사용하려는 연구가 진행중이다. 산화물 기반의 반도체는 밴드갭이 넓어서 광학적으로 투명하고, 상온에서 증착이 가능하며, 비정질 실리콘에 비해 월등히 우수한 이동도를 가짐으로 디스플레이의 대면적화에 유리하다. 특히 Zinc Oxide의 경우, band gap이 3.4eV로써, transparent conductors, varistors, surface acoustic waves, gas sensors, piezoelectric transducers 그리고 UV detectors 등의 많은 응용에 쓰이고 있다. 또한, a-Si TFTs에 비해 ZnO-based TFTs의 경우 우수한 소자 성능과 신뢰성을 나타내며, 대면적 제조시 우수한 균일성 및 낮은 생산비용이 장점이다. 그러나 ZnO-baesd TFTs의 경우 일정한 bias 아래에서 threshold voltage가 이동하는 문제점이 displays의 소자로 적용하는데 매우 중요하고 문제점으로 여겨진다. 특히 gate insulator와 channel layer사이의 interface에서의 defect에 의한 charge trapping이 이러한 문제점들을 야기한다고 보고되어진다. 본 연구에서는 Zinc Oxide 기반의 박막 트랜지스터를 DC magnetron sputtering을 이용하여 상온에서 제작을 하였다. 또한, $Si_3N_4$ 기판 위에 electron cyclotron resonance (ECR) $O_2$ plasma 처리와 plasma-enhanced chemical vapor deposition (PECVD)를 통하여 $SiO_2$ 를 10nm 증착을 하여 interface의 개선을 시도하였다. 그리고 TFTs 소자의 출력 특성 및 전이 특성을 평가를 하였고, 소자의 field effect mobility의 값이 향상을 하였다. 또한 Temperature, Bias Temperature stability의 조건에서 안정성을 평가를 하였다. 이러한 interface treatment는 안정성의 향상을 시킴으로써 대면적 디스플레의 적용에 비정질 실리콘을 대체할 유력한 물질이라고 생각된다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.575-578
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정중 가장 중요한 식각 공정에서 각 박막의 특성에 맞는 습식 및 건식식각공정을 개발하여 소자의 특성을 안정시키고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터 층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+$a-Si:H 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+$a-Si:H 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 식각 공정으로 각 단위 박막의 특성에 맞는 건식 및 습식식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 식각 공정시 over 및 under etching 이며, 정확한 식각을 위하여 각 박막에 맞는 식각공정을 개발하여 소자의 최적 특성을 제공하고자한다. 이와 같이 공정에 보다 엄격한 기준의 건식 및 습식식각 공정 그리고 세척 등의 처리공정을 정밀하게 실시하여 소자의 특성을 확실히 개선 할 수 있었다.

• Journal of the Korean Institute of Telematics and Electronics
• /
• v.26 no.5
• /
• pp.38-45
• /
• 1989

We have studied the electrical characteristics of the hydrogenated amorphous silicon (a-Si:H) ambiploar thin film transistors (TET'S)using 100ppm boron-doped a-Si:H as an active layer. The enhancement of drain current due to the double injection behavior has been observed in the p-channel operation of the TFT. The drain current decreases with time in streched exponential form when the gate voltage is positive. The result indicates that the dangling bonds created by electron accumulation show identical time dependence as the diffusion of hydrogen in the film. We observed the experimental evidence that the doping efficiency changes either when the gate bias is applied or when the light is illuminated on boron-doped a-Si:H.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2008.10a
• /
• pp.583-587
• /
• 2008

본 연구는 LCD 용 비정질 실리콘 박막 트랜지스터의 제조공정에서 가장 중요한 광 식각 공정을 중심으로 전체 공정을 개발하고, 공정의 안정성을 개선하여 소자의 신뢰성을 높이고자 한다. 본 연구의 수소화 된 비정질 실리콘 박막 트랜지스터는 Inverted Staggered 형태로 게이트 전극이 하부에 있다. 실험 방법은 게이트전극, 절연층, 전도층, 에치스토퍼 및 포토레지스터층을 연속 증착한다. 스토퍼층을 게이트 전극의 패턴으로 남기고, 그 위에 $n^+a-Si:H$ 층 및 NPR(Negative Photo Resister)을 형성시킨다. 상부 게이트 전극과 반대의 패턴으로 NPR층을 패터닝하여 그것을 마스크로 상부 $n^+a-Si:H$ 층을 식각하고, 남아있는 NPR층을 제거한다. 그 위에 Cr층을 증착한 후 패터닝하여 소오스-드레인 전극을 위한 Cr층을 형성시켜 박막 트랜지스터를 제조한다. 여기서 각 박막의 패터닝은 광 식각 공정으로 각 단위 박막의 특성에 맞는 광식각 공정이 필요하다. 제조한 박막 트랜지스터에서 가장 흔히 발생되는 문제는 주로 광식각공정시 발생하며, PR의 잔존이나 세척 시 얇은 화학막이 표면에 남거나 생겨서 발생되기도 하며, 이는 소자를 파괴시키는 주된 원인이 될 수 있다. 이와 같이 공정에 보다 엄격한 기준의 PR 패터닝, 박막의 식각 그리고 세척 등의 처리공정을 정밀하게 조절하여 소자의 특성을 확실히 개선 할 수 있었다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2012.05a
• /
• pp.60.2-60.2
• /
• 2012

기술의 발전이 비약적으로 성장하면서, 소비자의 요구는 빠르게 변하고 있다. 전자 소자를 응용한 제품 시장은 매해를 거듭할 수록 빠른 속도로 성능을 향상시키고 있다. 이에 따라 디스플레이 시장에서 가장 큰 관심은 작은 화면에서도 높은 해상도를 요구하고, 수광형의 구동방식이 아닌 능동형 구동방식을 갖는 AMOLED (Active Matrix Organic Light Emitted Diode)를 선호하고 있으며, 빠른 응답속도 기반을 갖는 표시소자를 요구하고 있다. 제품 생산자들의 고민은 기존의 비정질 실리콘 기반의 LCD (Liquid crystal display) 구동소자와 공정을 이용하여 소비자의 욕구에 접근하기가 점점 어려워지고 있다. 최근 이러한 문제점을 해결하고자 하는 노력들중에서 산화물 반도체 재료와 이를 이용한 박막 트랜지스터 개발이 큰 관심을 갖고 있다. 최근 InGaZnO 산화물 반도체 재료는 기존의 비정질 실리콘 반도체 재료 보다 높은 전계 이동도(> $10cm^2/V.s$)를 보이고 있으며, 비정질 실리콘 박막 트랜지스터의 구조에서 산화물 반도체 재료의 대체만으로 효과가 보일 수 있어서 큰 연구가 진행되어져 왔다. 하지만, InGaZnO 산화물 박막 트랜지스터에 대한 소자를 AMOLED에 적용할 때, 기존의 LTPS (low temperature poly-slicon)에서는 발견되지 않았던 소자의 전계신뢰성과 이동도 한계가 문제로 제기되었다. 또한, Indium이라는 희소원소의 사용은 향후 공정 단가와 희소 물질에 대한 위협등에 의하여 새로운 산화물 반도체 재료에 대한 요구와 관심이 발생하고 있다. 본 발표에서는 기존의 산화물 반도체 재료에 대한 차세대 디스플레이인 AMOLED와 유연 디스플레이에 대한 응용 가능성을 발표할 예정이다. 또한 산화물 반도체 재료의 신뢰성 문제에 대한 해결방법으로 신규 산화물 반도체 재료에 대한 연구 방향과 indium-free 계열을 이용한 저원가 산화물 반도체 연구에 대하여 소개할 예정이다. 앞으로 산화물 반도체 재료에 대한 연구와 응용은 기존의 실리콘 반도체 틀을 벗어난 새로운 응용분야를 열어줄 수 있을 것으로 기대하고 있으며, 그 기대에 대한 몇가지 예를 통하여 재료와 소자의 응용 가능성을 논의할 예정이다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.11 no.11
• /
• pp.2095-2099
• /
• 2007

In this paper, the optimum amorphous silicon nitride thin film is deposited using plasma enhanced chemical vapor deposition(PECVD). Amorphous silicon nitride is deposited using $SiH_4$ and $NH_3$ gas. At this time, electrical and optical characteristics of amorphous silicon nitride and deposition rate are changed under deposition condition such as $SiH_4$, $NH_3$ and $N_2$ gas flow rate, chamber pressure, rf power and substrate temperature. From the experimental results, we can estimate that the deposition condition makes a good electrical characteristic of amorphous silicon nitride thin film.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2009.05a
• /
• pp.25.2-25.2
• /
• 2009

최근 아연산화물과 같은 무기산화물 박막 트랜지스터를 디스플레이의 구동 소자, RFID, 스마트 창으로 활용하기 위한 연구가 많이 이루어지고 있다. 특히, 산화아연 박막 트랜지스터는 기존의 비정질 실리콘이나 저온 제작된 다결정 실리콘을 active layer로 사용해 제작된 소자에 비하여 AMOLED나 AMLCD를 구동하기 충분한 전자 이동도, 환경적으로 안정한 특성을 보이고 비교적 저렴한 가격으로 제작 가능하며 넓은 밴드갭으로 인하여 가시광선 영역에서 투명한 특성을 보인다. 본 연구에서는 Zinc acetate dehydrate를 전구체로 사용하고 ethanolamine 을 솔 안정화제로 사용하여 간단하고 경제적인 솔-젤 방법을 통하여 Zinc Oixde (ZnO)를 active layer로 사용한 박막 트랜지스터를 제작하였다. ZnO 박막 트랜지스터는 전구체 용액을 기판 위에 스핀 코팅한 후 열처리 과정을 통하여 제작되었고 제작된 ZnO 박막 트랜지스터는 가시광선 영역에서 높은 투과도 (>90%) 를 보였다. 산화 아연 박막 트랜지스터의 특성을 향상 시키기 위하여 전구체 용액의 농도 조절, ZnO 박막의 두께 조절, 열처리 온도의 조절 등과 같은 연구를 수행하였다. 여러 공정 조건의 변화를 통하여 최적화된 ZnO 박막 트랜지스터는 전하 이동도가 9.4 cm^2/Vs, sub-threshold slope이 3.3 V/dec 그리고 on-to-off current ratio가 5.5${\times}$10^5로 디스플레이 소자를 구동하기 충분한 특성을 보였다.

• Electrical & Electronic Materials
• /
• v.14 no.1
• /
• pp.28-34
• /
• 2001

• Proceedings of the Korean Institute of Electrical and Electronic Material Engineers Conference
• /
• 2008.06a
• /
• pp.141-142
• /
• 2008

다결정 실리콘 박막 트랜지스터를 만들기 위해 가장 많이 사용되는 제작방법은 비정질 실리콘을 기판에 형성한 뒤 결정화 시키는 방법이다. 고온에서 장시간 열처리하는 고상 결정화(SPC)와 레이저를 이용한 결정화(ELA)가 자주 사용되어진다. 그러나 SPC의 경우는 고온에서 장시간 열처리하기 때문에 유리 기판이 변형될 수 있고 ELA의 경우 장비가격이 비싸고 표면일 불균일하다는 문제점이 있다. 본 연구에서는 이 문제를 해결하기 위해서 화학 기상 증착법(저온 공정)을 이용하여 비정질 실리콘 박막을 증착 시키고, 이를 금속 촉매를 이용하여 금속 유도 결정화 방법(MIC)으로 결정화 시키는 공정을 이용하였다. 유리 기판 상부에 버퍼 층을 형성한 후 플라즈마 화학 기상 증착법(PECVD)을 이용하여 비정질 실리콘을 증착하고 Ni-solution을 이용하여 얇게 Ni 코팅하고 그 시료를 약 $650^{\circ}C$의 Rapid Thermal Annealing(RTA) 공정을 이용하여 비정질 실리콘을 다결정 실리콘으로 결정화 시키는 연구를 진행하였다. Ni 코팅시간은 20분, RTA 공정은 5시간의 진행시간을 거쳐야 최적의 결정화 정도를 만들어낸다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2016.02a
• /
• pp.263-263
• /
• 2016

최근 반도체 시장에서는 저비용으로 고성능 박막 트랜지스터(TFT)를 제작하기 위한 다양한 기술들이 연구되고 있다. 먼저, 재료적인 측면에서는 비정질 상태에서도 높은 이동도와 가시광선 영역에서 투명한 특성을 가지는 산화물 반도체가 기존의 비정질 실리콘이나 저온 폴리실리콘을 대체하여 차세대 디스플레이의 구동소자용 재료로 많은 주목받고 있다. 또한, 공정적인 측면에서는 기존의 진공장비를 이용하는 PVD나 CVD가 아닌 대기압 상태에서 이루어지는 용액 공정이 저비용 및 대면적화에 유리하고 프리커서의 제조와 박막의 증착이 간단하다는 장점을 가지기 때문에 활발한 연구가 이루어지고 있다. 특히 산화물 반도체 중에서도 indium-gallium-zinc oxide (IGZO)는 비교적 뛰어난 이동도와 안정성을 나타내기 때문에 많은 연구가 진행되고 있지만, 산화물 반도체 기반의 박막 트랜지스터가 가지는 문제점 중의 하나인 문턱전압의 불안정성으로 인하여 상용화에 어려움을 겪고 있다. 따라서, 본 연구에서는 기존의 산화물 반도체의 불안정한 문턱전압의 문제점을 해결하기 위해 마이크로웨이브 열처리를 적용하였다. 또한, 기존의 IGZO에서 suppressor 역할을 하는 값비싼 갈륨(Ga) 대신, 저렴한 지르코늄(Zr)과 하프늄(Hf)을 각각 적용시켜 용액 공정 기반의 Zr-In-Zn-O (ZIZO) 및 Hf-In-Zn-O (HIZO) TFT를 제작하여 시간에 따른 문턱 전압의 변화를 비교 및 분석하였다. TFT 소자는 p-Si 위에 습식산화를 통하여 100 nm 두께의 $SiO_2$가 열적으로 성장된 기판 위에 제작되었다. 표준 RCA 세정을 진행하여 표면의 오염 및 자연 산화막을 제거한 후, Ga, Zr, Hf 각각 suppressor로 사용한 IGZO, ZIZO, HIZO 프리커서를 이용하여 박막을 형성시켰다. 그 후 소스/드레인 전극 형성을 위해 e-beam evaporator를 이용하여 Ti/Al을 5/120 nm의 두께로 증착하였다. 마지막으로, 후속 열처리로써 마이크로웨이브와 퍼니스 열처리를 진행하였다. 그 결과, 기존의 퍼니스 열처리와 비교하여 마이크로웨이브 열처리된 IGZO, ZIZO 및 HIZO 박막 트랜지스터는 모두 뛰어난 안정성을 나타냄을 확인하였다. 결론적으로, 본 연구에서 제안된 마이크로웨이브 열처리된 용액공정 기반의 ZIZO와 HIZO 박막 트랜지스터는 추후 디스플레이 산업에서 IGZO 박막 트랜지스터를 대체할 수 있는 저비용 고성능 트랜지스터로 적용될 것으로 기대된다.