• Journal of the Korean Vacuum Society
• /
• v.4 no.4
• /
• pp.386-393
• /
• 1995

이온주입된 실리콘 시료들의 열처리 조건에 따른 재결정화를 분광 타원해석법(Spectroscopic Ellipsometry, SE)을 사용하여 연구하였다. 열처리 후에도 잔류하는 결함들의 양과 분포를 구하기 위한 시료의 층구조 분석에 있어서 손상층의 유효굴절율은 Bruggeman 유효매질이론을 이용하여 구하였으며 기준 비정질실리콘 데이터로서는 완화된 비정질실리콘의 광학상수와 이온주입에 의해서 만들어진 비정질 실리콘의 광학상수를 함께 사용하였다. 조사된 대부분의 열처리 조건하에서 고체상 적층성장(solid-phase epitaxial growth)과정에 따라 비정질층이 재결정화되는 것이 관측되었다.

• Journal of the Korea Institute of Information and Communication Engineering
• /
• v.13 no.6
• /
• pp.1123-1127
• /
• 2009

This paper expands the scope of application of the thin film transistor (TFT) in which it is used as the switching element by making the amorphous silicon TFT with the non-volatile memory device,. It is the thing about the amorphous silicon non-volatile memory device which is suitable to an enlargement and in which this uses the additionally cheap substrate according to the amorphous silicon use. As to, the amorphous silicon TFT non-volatile memory device is comprised of the glass substrates and the gate, which evaporates on the glass substrates and in which it patterns the first insulation layer, in which it charges the gate the floating gate which evaporates on the first insulation layer and in which it patterns and the second insulation layer in which it charges the floating gate, and the active layer, in which it evaporates the amorphous silicon on the second insulation layer the source / drain layer which evaporates the n+ amorphous silicon on the active layer and in which it patterns and the source / drain layer electrode in which it evaporates on the source / drain layer.

• 한국신재생에너지학회:학술대회논문집
• /
• 2010.11a
• /
• pp.59.1-59.1
• /
• 2010

이종접합 구조의 태양전지는 에미터 및 후면전계층으로 비정질 실리콘이 이용되고 있다. 본연구에서는 HWCVD를 이용하여 중성층 비정질 실리콘을 증착(10nm), 패시베이션된 n형 결정질 실리콘을 기판으로 PECVD법으로 에미터 층은 p형 비정질 실리콘을 후면 전계층은 n+형 비정질 실리콘을 증착하여 a-Si:H(p)/c-Si(n)/a-Si:H(n+)의 구조로 에미터 및 후면전계층의 조건에 따른 이종접합 태양전지를 제작, 특성을 분석하였다. 증착시간에 따라 에미터와 후면전계층의 두께를 조절하고 도펀트 가스(B2H6,PH3)의 유량에 따라 도핑 농도를 조절하였다. 공정 변수마다 MCLT 및 Implied Voc를 측정하였고, 태양전지 제작 후 도핑 농도에 따른 충진율을 비교, 분석하였다.

• 전기의세계
• /
• v.24 no.6
• /
• pp.35-38
• /
• 1975

금속과 원소반도체의 접촉으로 이루어진 점접촉트란지스터를 출발점으로 한 P-N접합트란지스터는 4반세기동안 반도체전자 소자의 중심이었다. 이와 같은 반도체소자는 단결정반도체의 특성을 이용한 것으로 그 제작에 있어 거의 완전에 가까운 결정구조와 극도의 화학적순수성이 요구되는 것이다. 이와 같은 요구조건은 접합형 반도체소자제작에 큰 제한을 주게 된다. Gunn Diode, Impatt Diode등으로 반도체소자는 Bulk형식의 것이 각광을 받게 되었으며 MOS형식의 FET에 이르러 신기원을 이루게 되었다. 이리하여 MOS기술은 Sapphire기반을 도입함으로써 SOS기법으로 발전을 거듭하게 되었다. 그러나 정질반도체의 이용이라는 근본적 개념에서는 이탈치못하고 있다. 이상과 같은 정질반도체소자에 대응하여 반대적 입장에서 불순물농도의 영향이 적은 비정질반도체의 연구가 70년이후 미국을 중심으로 활발하게 전개되고 있다. 그 연구 및 개발결과는 2년마다 이루어지는 액체비정질반도체국제회의에서 종합되고 있다. 이 분야에서의 연구는 1968년 Ovshinsky가 비산화물 Chalcogenide glass 비정질박막에서의 빠른 응답속도의 양극대칭성 Switching 현상 발견을 계기로 신국면을 개척하게 된 것이다. 이들 비정질반도체에 대한 물성론적 흥미와 응용면에 관한 기대로부터 전도기구의 해명과 응용회로의 개발연구가 급속히 진전되고 있다.

• Proceedings of the Korean Institute of Information and Commucation Sciences Conference
• /
• 2007.10a
• /
• pp.743-746
• /
• 2007

본 연구에서는 LCD, 이미지 센서 등의 개별 소자인 비정질 실리콘 박막 트랜지스터에서 게이트 유전층 및 절연층으로 사용되는 비정질 질화 실리콘 박막을 사일렌$(SiH_4)$ 및 암모니아가스를 사용해서 PECVD(Plasma Enhanced Chemical Vapor Deposition) 진공 증착장비로 최적의 비정질질화실리콘 박막 증착 조건을 확립한다. 먼저 반응실의 진공도, rf 전력 , $SiH_4$ 및 질소 그리고 암모니아가스의 flow rate를 변화시키면서 형성된 박막의 특성을 조사한다. 계속해서 다른 변수를 고정시킨 상태에서 rf 전력을 변화시키고 다음에는 반응실의 진공도 등을 변화시켜 최적의 증착조건을 확립한다. 이렇게 확립된 증착조건을 사용하여 비정질질화실리콘박막을 제작하여 특성을 측정한결과 우수한 성능을 나타냈음을 확인하였다.

• Electrical & Electronic Materials
• /
• v.8 no.6
• /
• pp.715-720
• /
• 1995

기계적 합금화법에 의한 비정질화 과정을 Ni-Ta계 및 Cu-Ta계에 대하여 조사하였다. Ni-Ta합금계는 혼합엔탈피가 음이나, Cu-Ta계는 혼합엔탈피가 양인 열역학적으로 대조적인 합금계이다. 볼밀 중 발생하는 원자구조 변화를 중성자회절법을 이용하여 관찰하였다. 두 합금게에 있어서 기계적 합금화에 의한 비정질상이 생성되었다. 비정질 Cu-Ta합금의 local원자구조를 혼합엔탈피가 크게 음인 Ni-Ta계의 결과와 비교하였다. 그 결과, 대조적 특성을 가진 두 합금계임에도 불구하고 원자크기가 작은 Ni 및 Cu가 bcc Ta의 결정격자 속으로 우선적으로 침입함으로써 비정질화가 진행됨을 알 수 있었다.

• Proceedings of the KIEE Conference
• /
• 2007.07a
• /
• pp.248-249
• /
• 2007

본 연구에서는 능동 구동형 유기 발광 소자(AMOLED)에 쓰이는 수소화된 비정질 실리콘(a-Si:H)의 전류 안정성(stability)을 개선하기 위한 새로운 구동방법(driving method)을 제안한다. 제안된 방식은 한 프레임 시간 중 특정 시간동안 비정질 실리콘 박막 트랜지스터(Thin Film Transistor, TFT)에 음의 화상데이터전압을 인가함으로써 열화(degradation)를 억제한다. 비정질 실리콘 박막트랜지스터의 열화를 회복하기 위한 음의 화상데이터의 진폭은 실제 이미지를 표현하는 이전에 인가한 양의 화상데이터에 의해 결정된다. 본 연구에서 제안된 구동방식을 시뮬레이션을 통하여 화소 회로의 동작을 검증하였고, 이를 통해 비정질 실리콘 박막 트랜지스터의 열화가 억제되는 것과 화면의 균일성(screen uniformity) 개선하고자 한다.

• Proceedings of the KIEE Conference
• /
• 2011.07a
• /
• pp.1420-1421
• /
• 2011

비정질 IGZO 박막 트랜지스터에 포지티브 직류/교류 게이트 바이어스를 인가하여 신뢰성을 분석하고 비정질 IGZO 박막 트랜지스터의 신뢰성을 고려한 시프트 레지스터 회로를 설계하였다. 비정질 IGZO 박막 트랜지스터의 문턱전압은 바이어스 스트레스가 인가되었을 때 양의 방향으로 이동하였고, 전류가 감소하였다. 또한 문턱전압은 직류 바이어스 스트레스가 인가되었을 때 교류 바이어스 스트레스가 인가 되었을 때 보다 더 양의 방향으로 이동하였다. 총 8개의 박막 트랜지스터로 구성된 일반적인 시프트 레지스터 회로에서는 특정 박막 트랜지스터에 직류 바이어스 스트레스가 걸리기 때문에 비정질 IGZO 박막 트랜지스터를 이용하여 구동할 때 회로 오동작을 유발할 수 있다. 비정질 IGZO 박막 트랜지스터의 신뢰성 결과를 고려하여 총 9개의 박막 트랜지스터로 구성된 교류 동작하는 시프트 레지스터 회로를 설계하였다. 모든 소자에 직류 바이어스 스트레스가 걸리지 않도록 회로를 설계하였으며, 추가된 트랜지스터의 채널 너비가 매우 작기 때문에 트랜지스터가 하나 추가되어도 회로가 차지하는 면적에는 거의 변화가 없다. 바이어스 스트레스에 따른 소자 열화를 고려하여 시뮬레이션을 해 본 결과 일반적인 회로에서는 회로 오동작이 관측된 반면, 제안한 회로에서는 문제없이 동작하는 것을 확인하였다.

• Proceedings of the Materials Research Society of Korea Conference
• /
• 2003.03a
• /
• pp.41-41
• /
• 2003

비정질 실리콘 박막은 단결정 실리콘에 비해 저가이고 저온형성이 가능하여, 대면적/고효율의 실리콘 박막 태양전지 제작에 응용되고 있다. 태양전지에 적용하기 위해서는 우수한 암전류 및 광전류 특성을 나타내야 하고, 광학적 밴드 갭 특성 또한 중요하다. 본 연구에서는 HDP(High Density Plasma) PECVD 장비를 이용하여 나노결정립 및 비정질 실리콘 박막을 형성하고, 각 박막의 전기적, 광학적 특성을 측정, 평가하였다. 나노결정립 및 비정질 실리콘 박막의 전기적 특성은 Keithley 4200을 이용하여 암전류를 특성을 측정하였고, Solar Simulator를 이용하여 AM1.5, 100mW/$\textrm{cm}^2$ 조건에서 광전류 특성을 측정하였다. 또한, Spectrometer를 이용하여 박막의 투과율을 측정하여 Tauc Plot을 통해 광학적 밴드 갭을 계산하였다. 본 연구에서 형성된 비정질 실리콘 박막은 -$10^{6}$의 우수한 Photoresponse($\sigma$$_{ph}$ $\sigma$$_{d}$) 특성을 나타내었다. 또한, 비정질 실리콘 박막 내에 나노결정립이 형성됨에 따라 암전류는 증가하고, 광학적 밴드 갭도 증가하는 것을 알 수 있었다. 이렇게 밴드 갭이 증가된 나노결정립 실리콘 박막은 태양전지의 Window 층에 적용하면 효율 증가에 크게 기여할 것으로 판단된다.

• Proceedings of the Korean Vacuum Society Conference
• /
• 2013.02a
• /
• pp.310-310
• /
• 2013

본 연구에서는 Titanium (Ti) source/drain 전극 접합이 차세대 비정질 InGaZnO (IGZO) 기반 박막형 트랜지스터에 미치는 영향을 화학적, 구조적, 전기적 특성 분석을 통하여 관찰하고 Ti/IGZO 접합 특성을 설명할 수 있는 메커니즘을 제시하였다. IGZO 기반 박막형 트랜지스터 소자의 구동 특성은 transmission line method (TLM) 패턴 공정을 이용하여 정량적으로 분석되었다. 비정질 IGZO 기반의 박막형 트랜지스터에서 Ti source/drain 전극 접합에 의한 구동 특성 변화 및 영향을 확인하기 위하여 금속/산화물 계면 반응성이 낮은 silver (Ag) source/drain 전극이 reference로 비교되었으며, 그 결과 Ti source/drain 전극 접합이 적용된 비정질 IGZO 트랜지스터의 경우 Ti 금속과 IGZO 산화물 계면에 형성되는 열역학적으로 안정한 $TiO_x$ 층의 형성에 의해 VT ($-{\Delta}0.52V$) shift 및 saturation mobility ($8.48cm^2$/Vs) 상승됨을 확인하였다. 뿐만 아니라 TLM 패턴을 이용한 IGZO 트랜지스터의 전기적 변수 도출 및 수치적 해석으로부터 $TiO_x$ 계면층 형성이 Ti 금속과 비정질 InGaZnO 계면에서의 effective contact resistivity를 효과적으로 낮출 수 있음을 확인하였다. Ti source/drain 전극 접합에 의해 발생되는 $TiO_x$ 계면층의 화학적, 구조적 특성과 $TiO_x$ 계면층 생성에 의한 소자 특성 변화를 연관시켜 해석함으로써, IGZO 기반 박막형 트랜지스터에서의 Ti source/drain 전극 접합이 비정질 IGZO 기반 박막형 트랜지스터에 미치는 영향을 설명하였다.