• 한국정보처리학회:학술대회논문집
• /
• 한국정보처리학회 2004년도 춘계학술발표대회
• /
• pp.1095-1098
• /
• 2004

IP VPN의 사용은 현재 보편화 되었고 네트워크 장비의 통합 추세에 따라 IP VPN과 방화벽 통합제품의 생산이 활발히 이루어지고 있다. 통합 보안 제품은 비용 효율성과 관리의 편리성, 확장성, 유연성과 같은 장점을 제공하지만 높은 성능 지원을 요구한다. 방화벽의 성능 인자의 하나로서 정책의 개수는 그 수에 비례하여 검색 시간이 지연되는 문제를 발생시키고, 이러한 성능 저하 문제는 VPN과 통합 시 더욱 가중된다. 더욱이 차세대 네트워크인 IPv6로 환경에서는 IP의 비트수가 증가하여 검색 성능 문제 해결이 필수적으로 요구된다. 본 논문에서는 이러한 통합 제품의 검색 성능 문제에 관한 해결 방안으로 IPv6 주소의 특성을 사용한 메커니즘을 제안한다. 제시한 메커니즘은 보안 정책 테이블의 주소 필드를 IPv6 주소에 포함된 인터페이스 식별자로 대체하여 보안 정책 테이블의 검색 속도를 향상시키는 방법이다. 이 방법은 차세대 네트워크 환경에서 주목 되고 있는 보안 및 성능 문제에 대해 큰 역할을 할 것으로 기대된다.

• 대한수학교육학회지:학교수학
• /
• 제19권2호
• /
• pp.229-248
• /
• 2017

본 연구는 초등 수학에서 비례식과 비례배분 지도 시 고려해야 할 사항에 대해 문헌고찰을 통해 알아보고, 이를 바탕으로 국내외 수학 교과서의 비례식과 비례배분 관련 내용을 종적 횡적으로 비교 분석하여 비례식과 비례배분의 적절한 지도 방안을 모색하는 것을 주요 내용으로 한다. 구체적으로 종적 분석을 위해 국내의 5차부터 2009 개정 교육과정까지의 수학 교과서를, 횡적 분석을 위해 일본, 싱가포르, 중국 수학 교과서를 연구 대상으로 선정하였다. 각각의 교과서에 제시된 비례식과 비례배분 관련 학습 요소 및 지도 순서, 용어의 정의, 개념의 도입 맥락, 도입 시 사용된 시각적 표현을 기준으로 분석을 실시하였다. 그 결과, 비례식과 비례배분 정의의 선수 학습과의 연결, 비례식과 비례배분의 도입 시 맥락과 지도 순서의 세심한 고려, 다양한 시각적 표현의 사용, 실생활 맥락 속에서 문제 해결 기회 확대의 필요 등 차기 교과서의 비례식과 비례배분 단원 구성을 위한 몇 가지 시사점을 도출하였다.

• 한국산업정보학회:학술대회논문집
• /
• 한국산업정보학회 2001년도 춘계학술대회논문집:21세기 신지식정보의 창출
• /
• pp.237-246
• /
• 2001

본 논문에서는 DQDB 시스템에서 불공정한 문제를 개선하고 대역의 낭비를 제거하기 위한 해결방안을 제안한다. 이 방법은 기존 프로토콜의 약간의 수정만으로, 불공정성 문제를 해결할 때 발생하는 대역의 낭비론 없앨 수 있다. DQDB 시스템에서는 각 노드가 메세지를 보낼 때의 공정성에 여러 문제가 있으며 이를 해결하기 위하여 대역폭 균형 기법과 비례할당 기법이 소개된 바 있다. 그러나 이 기법들에서는 공정성 문제는 크게 개선되었으나 대역의 낭비라는 문제가 새로 발생한다. 따라서 본 논문에서는 공정성 문제를 개선하면서 대역의 낭비문제를 제거할 수 있는 새로운 기법을 제안한다. 제안하는 기법에 대하여 수학적으로 해석하고 이의 검증을 위하여 모의실험을 수행하였다. 그 결과에서는 다른 기법들에 비해 공정한 정도가 더욱 뚜렷하며 과부하시에도 대역의 낭비가 거의 없는 것을 확인 할 수 있다.

• 경영과학
• /
• 제2권
• /
• pp.39-47
• /
• 1985

경제·사회의 성장발전에 비례하여 국민의 건강에 대한 관심이 증대되며 이러한 과정에서 보건의료에 대한 사회적요구가 증대하게 된다. 보건의료분야에서의 주관심사는 국민의 경제 적 부담을 경감시키고 양질의 보건의료서비스의 기회를 국민간에 균등하게 제공하는 것이다. 이를 위해 사회학·경제학·역학 등 여러 분야에서 많은 학문적 연구가 수행되어 문제해결에 기여를 해 왔으나 O.R은 특히 가용자원의 효율적 운용에 대한 과학적인 방법론을 제시하여 많은 성과를 거두고 있다.(중략)

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2015년도 제46회 하계학술대회
• /
• pp.135-136
• /
• 2015

일반적으로 머신비전을 이용한 위치 추정 정밀도는 카메라의 화소 수에 비례한다. 머신비전 카메라의 경우 화소가 많을수록 카메라 가격이 크게 증가하므로 화소 수만을 늘려서 정밀도를 높이는 하드웨어적 방법은 활용이 제한적이다. 이런 문제를 해결하기 위해서 적은 화소 수로 높은 위치 추정 정밀도를 얻을 수 있는 다양한 소프트웨어 알고리즘에 대한 연구가 진행되어 왔다. 본 논문에서는 위치 추정 정밀도를 높이기 위한 서브 픽셀 위치 추정 알고리즘을 구현하고 이를 반도체 칩 검사용 고정밀 스테이지에 적용하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 1999년도 추계학술대회 논문집 학회본부 A
• /
• pp.372-374
• /
• 1999

AC 전동기는 전기각 주파수에 비례하는 간섭항을 가지고 있어 d-q축의 전류응답이 서로 간섭을 일으키게 된다. 이런 간섭현상은 특히 고속운전에서 크게 나타나며, 이로 인해서 토오크 응답이 영향을 받게 되어 고성능을 요하는 적용 범위에서는 문제가 될 수 있다. 이를 해결하기 위해서 지금까지 몇 가지 방법이 제안되어 왔다. 본 논문에서는 이러한 방법들에 대해서 비간섭 제어 성능을 비교하고 파라미터 변화에 따른 영향을 분석한다. 분석된 결과는 실험을 통해서 얻어진 결과와 일치함이 보여진다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.115-116
• /
• 2006

UWB 시스템은 실내 LBS 에 가장 유망한 기술로 각광받고 있다. 그러나 실내건물을 이루는 손실성 매질로 인해서 신호에 지연이 발생, 거리오차가 발생하게 된다. 본 문제를 해결하기 위해서 공기중의 채널과 매질의 채널정보를 통해서, 신호의 지연을 추정하려고 하였다. 신호의 스팩트럼의 주파수에 관한 손실기울기는 투과한 매질의 두께에 비례하여, 깊어진다는 것을 사용하여, 매질 투과로 인한 신호의 지연시간을 추정하는 기술과 손실기울기를 측정하기 위한 RAKE 수신기를 소개한다.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2001년도 가을 학술발표논문집 Vol.28 No.2 (1)
• /
• pp.70-72
• /
• 2001

기존의 CBF 기법은 데이타의 차원이 증가함에 따라 검색 성능이 급격히 저하되는 ‘Dimensional Curse’문제를 해결하기 위해 제안되었다. 그러나, 데이타의 양이 증가하고 차원이 증가할수록 검색 성능이 선형적인 감소를 보인다. 따라서, 본 논문에서는 CBF 기법의 성능 향상을 위해 멀티 디스크 환경을 기반으로 하는 병렬 CBF 기법을 제안한다. 제안하는 병렬 CBF 기법은 멀티 디스크 환경하에서 CBF가 지니는 특성을 이용하여 시그니쳐와 특징 벡터 데이타의 수평 분할 방법을 사용한다. 이를 통해, 제안하는 기법은 디스크 개수에 비례하여 선형적인 검색성능 향상을 가져온다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2012년도 제43회 하계 정기 학술대회 초록집
• /
• pp.329-329
• /
• 2012

Mobile 기기로 둘러싸여있는 현대의 환경에서 Flash memory에 대한 중요성은 날로 더해가고 있다. Flash memory의 가격 경쟁력 강화와 사용되는 기기의 소형화를 위해 flash memory의 비례축소가 중요한 문제로 부각되고 있다. 그러나 다결정 실리콘을 플로팅 게이트로 이용하는planar flash memory 소자의 경우 비례 축소 시 short channel effect 와 leakage current, subthreshold swing의 증가로 인한 성능저하와 같은 문제들로 인해 한계에 다다르고 있다. 이를 해결하기 위해 CTF 메모리 소자, nanowire FET, FinFET과 같은 새로운 구조를 가지는 메모리소자에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 22 nm 게이트 크기의 FinFET 구조를 가지는 플래시 메모리소자에서 fin의 두께와 높이의 변화에 따른 메모리 소자의 전기적 특성을 3-dimensional 구조에서 technology computer aided design ( TCAD ) tool을 이용하여 시뮬레이션 하였다. 본 연구에서는 3D FinFET 구조를 가진 플래시 메모리에 대한 시뮬레이션 하였다. FinFET 구조에서 채널영역은 planar 구조와 다르게 표면층이 multi-orientation을 가지므로 본 계산에서는 multi-orientation Lombardi mobility model을 이용하여 계산하였다. 계산에 사용된 FinFET flash memory 구조는 substrate의 도핑농도는 $1{\times}10^{18}$로 하였으며 source, drain, gate의 도핑농도는 $1{\times}10^{20}$으로 설정하여 계산하였다. Fin 높이는 28 nm로 고정한 상태에서 fin의 두께는 12 nm부터 28nm까지 6단계로 나누어서 각 구조에 대한 프로그램 특성과 전기적 특성을 관찰 하였다. 계산결과 FinFET 구조의 fin 두께가 두꺼워 질수록 채널형성이 늦어져 threshold voltage 값이 커지게 되고 subthreshold swing 값 또한 증가하여 전기적 특성이 나빠짐을 확인하였다. 각 구조에서의 전기장과 전기적 위치에너지의 분포가 fin의 두께에 따라 달라지므로써 이로 인해 프로그램 특성과 전기적 특성이 변화함을 확인하였다.

• 한국진공학회:학술대회논문집
• /
• 한국진공학회 2013년도 제44회 동계 정기학술대회 초록집
• /
• pp.450-450
• /
• 2013

플래시 메모리는 소형화가 용이하고, 낮은 구동 전압과 빠른 속도의 소자 장점을 가지기 때문에 휴대용 전자기기에 많이 사용되고 있다. 현재 사용되고 있는 플로팅 게이트를 이용한 플래시 메모리 소자는 비례축소에 의해 발생하는 단 채널 효과, 펀치스루 효과 및 소자 간 커플링 현상과 같은 문제로 소자의 크기를 줄이는데 한계가 있다. 이 문제를 해결하기 위해 FinFET, nanowire FET, 3차원 수직 구조와 같은 구조를 가진 플래시 메모리에 대한 연구가 활발히 진행되고 있다. 본 연구에서는 비례축소의 용이함과 낮은 누설 전류의 장점을 가진 FinFET 구조를 가진 낸드 플래시 메모리의 전기적 특성에 대해 조사하였다. 메모리의 집적도를 높이기 위하여 비대칭 FinFET 구조를 가진 더블 게이트 낸드 플래시 메모리 소자를 제안하였다. 비대칭 FinFET 구조는 더블 게이트를 가진 낸드 플래시에서 각 게이트 간 간섭을 막기 위해 FinFET 구조의 도핑과 위치가 비대칭으로 구성되어 있다. 3차원 TCAD 시뮬레이션툴인 Sentaurus를 사용하여 이 소자의 동작특성을 시뮬레이션하였다. 낸드 플래시 메모리 소자의 게이트 절연 층으로는 high-k 절연 물질을 사용하였고 터널링 산화층의 두께는 두 게이트의 비대칭 구조를 위해 다르게 하였다. 두 게이트의 비대칭 구조를 위해 각 fin은 다른 농도로 인으로 도핑하였다. 각 게이트에 구동전압을 인가하여 멀티비트 소자를 구현하였고 각 구동마다 전류-전압 특성과 전하밀도, 전자의 이동도와 전기적 포텐셜을 계산하였다. 기존의 같은 게이트 크기를 가진 플로팅 게이트 플래시 메모리 소자에 비해 전류-전압곡선에서 subthreshold swing 값이 현저히 줄어들고 동작 상태 전류의 크기가 늘어나며 채널에서의 전자의 밀도와 이동도가 증가하여 소자의 성능이 향상됨을 확인하였다. 또한 양족 게이트의 구조를 비대칭으로 구성하여 멀티비트를 구현하면서 게이트 간 간섭을 최소화하여 각 구동 동작마다 성능차이가 크지 않음을 확인하였다.