• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.23 no.9A
• /
• pp.2141-2152
• /
• 1998

In this paper, we design and implement an indoor wireless modem using small signal of ISM band regulation, which can tranceive reliable data streams. We use direct sequence spead spectrum (DS-SS) signaling with synchronous BPSK and QPSK modulation, convolutional coding with viterbi decoding. The radio frequency module uses frequency devision duplexing in 900 MHz band, and the digital module is implemented with FPGAs for the purpose fo ASIC design. The perfomrance of our own acquistion and tracking circuit consisting digital matched filter and decision logic is proved by experiments, and the possibility of file transfer at indoor environment with the entrie system that the modem is connected the PC through RS-232C port is verified.

• KEPCO Journal on Electric Power and Energy
• /
• v.4 no.2
• /
• pp.55-61
• /
• 2018

본 연구는 시각 동기 위상 측정 정보를 이용하여 전력계통에 나타나는 여러 가지 동요 현상을 검출하기 위한 기초 연구로써, 시계열 데이터 분석 분야로 분류된다. 제시한 방법은 비선형 동특성에 해석 기반으로 접근하여 전력계통에 나타날 수 있는 여러 동요 현상을 범용적으로 검출해 낼 수 있다. 비선형 동요 현상의 신호적 패턴을 수학적으로 기본 순시치 파형으로부터 피크치 샘플링을 통해 전개하여 계통 요소간 간섭으로 인한 원하지 않는 진동 모드를 검출하고자 한다. 계통의 변화로 진동 모드가 나타날 때, 2차원 평면에 실효치로 환산한 시계열 전압 데이터와 선형화된 플로퀘트 상수(Floquet multiplier)를 맵핑하여 도시하고, 정상상태 지점으로부터 거리를 계산하여 최대 리아프노프 지수 계산을 통해 계통이 불안정하게 되는 시간을 시계열 데이터 분석으로 추정하는 것이 본 방법의 핵심이다. 이러한 접근으로 제시한 비선형 동요 검출 알고리즘을 적용하여 디지털 필터 적용 또는 주파수 영역 해석과 같은 오프라인 Study와 달리 온라인으로 신속하게 계통의 현재 상태를 알 수 있게 된다.

• The Journal of Korean Institute of Electromagnetic Engineering and Science
• /
• v.15 no.2
• /
• pp.134-139
• /
• 2004

A clock recovery circuit for a 40 Gb/s optical receiver has been designed and implemented. The clock recovery circuit consists of pre-amplifiers, a nonlinear circuit with diodes, a bandpass filter and a clock amplifier. Before implementing the 40 Gb/s clock recovery circuit, a 10 Gb/s clock recovery circuit has been successfully implemented and tested. With the 40 Gb/s clock recovery circuit, when a 40 Gb/s signal of -10 dBm was applied to the input of the circuit, the 40 GHz clock was recovered with the -20 dBm output power after passing through the nonlinear circuit. The output signal from the nonlinear circuit passes through a narrow-band filter, and then amplified. The implemented clock recovery circuit is planned to be used for the input of a phase locked loop to further stabilize the recovered clock signal and to reduce the clock jitter.

• 한국신재생에너지학회:학술대회논문집
• /
• 2007.06a
• /
• pp.548-552
• /
• 2007

본 논문에서는 연료전지자동차의 저전압 배터리 충${\cdot}$방전을 위한 3상 양방향 DC-DC 컨버터를 제안한다. 제안한 3상 컨버터는 기존의 단상 컨버터에 비해 인터리빙 효과의 증대로 인한 입${\cdot}$출력 필터 사이즈 감소와 변압기의 이용률 증가로 인한 VA정격의 감소가 가능하며, 기존의 위상제어 방식의 3상 컨버터와 달리 입${\cdot}$출력전압이나 부하변동에 따른 무효 전류의 중가 문제가 없다. 또한 MOSFET 스위치를 사용하여 고전압 측에서는 비대칭 소프트 스위칭을 성취할 수 있고, 저전압 측에서는 동기정류 방식을 적용하여 도통손실을 감소시킬 수 있어 효율과 전력밀도를 더욱 향상 시킬 수 있다. 본 논문에서는 제안하는 3상 양방향 DC-DC 컨버터의 동작원리와 기존방식과의 비교분석을 수행하였으며 시뮬레이션을 통해 검증하였다.

• The Journal of the Acoustical Society of Korea
• /
• v.15 no.5
• /
• pp.30-37
• /
• 1996

In the communication system, adaptive equalizer using LMS algorithm has slow convergence rate in spite of effectiveness and simplicity. In this paper, we designed the wavelet transform based adaptive equalizer to overcome this problem. The performance of this new approach is compared with that of the time domain LMS algorithm by convergence rate with respect to change of channel distortion and filter order. As a result, the wavelet transform based adaptive equalizer shows the improvements in the speed of convergence compared with LMS algorithm based adaptive equalizer.

• The Journal of Korean Institute of Communications and Information Sciences
• /
• v.25 no.12A
• /
• pp.1774-1780
• /
• 2000

본 논문에서는 TDMA 방식의 고속의 버스트 데이터 전송에서 프리앰블의 오버샘플링 데이터 값을 이용한 새로운 피드포워드 타이밍 추정 기법을 제안한다. 제안된 추정 기법은 검출 오류 분산 값 (DEV : Detection Error Variance) 측면에서 기존의 여러 타이밍 추정기법과 MCRB (Modified Cramer-Rao Bound)와 비교되어 진다. 또한, 제안된 타이밍 추정 기법을 고정 샘플링 클럭과 타이밍 보정기로서 보간 필터를 이용한 심볼 동기 블록을 적용하여 이상적인 경우의 BER과 그 성능을 비교한 결과 이상적인 경우에 비해 성능 저하가 BER이 $10^{-3}$인 지점에서 최대 0.2dB 이내임을 확인하였다.

• Proceedings of the KIPE Conference
• /
• 2013.07a
• /
• pp.506-507
• /
• 2013

본 논문은 단상 전원 시스템에서 입력전원의 위상각 추정에 2차 일반화 적분기(Second-Order Generalized Integrator - SOGI)를 기반으로 하는 적응 필터구조를 적용한다. SOGI 출력은 전원 위상각과 관련되고, 올바른 출력을 위해서는 중심 주파수 ${\omega}^{\prime}$이 전원 주파수를 빠르게 추정할 수 있도록 FLL(Frequency Locked Loop)제어가 필요하다. SOGI-FLL의 기존의 방법과는 다르게 비선형 특성이 강한 주파수 동기화 동특성 모델에 퍼지제어를 적용함으로써 복잡한 선형화 과정이 필요하지 않으며, 실시간 이득 조절로 빠르게 전원 주파수 추정을 할 수 있는데 이는 최종적으로 빠른 전원 위상각 추정을 의미한다. 제안된 방법에 대해서 시뮬레이션을 통하여 그 타당성을 검증한다.

• Proceedings of the KIPE Conference
• /
• 2007.07a
• /
• pp.178-181
• /
• 2007

본 논문에서는 연료전지자동차의 저전압 배터리 충 방전을 위한 3상 양방향 DC-DC 컨버터를 제안한다. 제안한 3상 컨버터는 기존의 단상 컨버터에 비해 인터리빙 효과의 증대로 인한 입 출력 필터 사이즈 감소와 변압기의 이용률 증가로 인한 VA정격의 감소가 가능하다. 고전압 측에서는 비대칭 소프트 스위칭이 되고, 저전압 측에서는 동기정류 방식으로 도통손실을 감소시켜 높은 효율과 전력밀도를 가질 수 있다. 제안하는 3상 양방향 DC-DC 컨버터의 동작원리와 기존방식과의 비교 분석을 수행하였으며 시뮬레이션을 통해 타당성을 검증하였다.

• Journal of the Institute of Electronics Engineers of Korea TC
• /
• v.37 no.3
• /
• pp.9-17
• /
• 2000

In this paper we implement computer simulation system of 4FSK signal MODEM using Quadrature detector and analyze overall tranceiver system. We follow the FLEX wireless paging system standards and construct premodulation filter and data frame. We propose an efficient open loop symbol timing recovery algorithm which takes advantage of 128 bit length preamble pattern and also propose a 32 bit UW pattern which Is based on the optimal UW detection method, and excellent aperiodic autocorrelation characteristic. The BER simulation in the fading channel as well as AWGN is performed with BCH coding and Interleaving to the Quadrature detector system and it is shown that a high coding fain occurs in the fading channel rather than AWGN channel.

• Journal of the Korean Society for Aeronautical & Space Sciences
• /
• v.34 no.5
• /
• pp.93-100
• /
• 2006

This paper presents a multi-sensor data simulator and a data fusion algorithm for tracking high dynamic flight target from Radar and Telemetry System. The designed simulator generates time-asynchronous multiple sensor data with different data rates and communication delays. Measurement noises are incorporated by using realistic sensor models. The proposed fusion algorithm is designed by a 21st order distributed Kalman Filter which is based on the PVA model with sensor bias states. A fault detection and correction logics are included in the algorithm for bad data and sensor faults. The designed algorithm is verified by using both simulation data and actual real data.