• 한국정보과학회논문지:시스템및이론
• /
• 제29권1호
• /
• pp.42-56
• /
• 2002

WHDL이나 Verilog와 같은 기존의 하드웨어 기술 언어(Hardware Description Language)를 이용하여 비동기 마이크로세서를 모델링하고 시뮬레이션을 수행할수 있으나 핸드셰이크 프로토콜 (handshake protocol) 에 의해 동작하는 비동기 마이크로프로세서의 기술이 지나치게 복잡해진다. 결과적으 로 성능 평가 시간이 너무 길어져 상위 수준(system level)에서의 효과적인 설계 공간 탐색에 많은 어려움을 겪는다. 따라서 상위 수준에서 비동기적 특성인 핸드 셰이크 프로토콜을 쉽게 모델링하고 빠른시간 내에 효과적으로 시뮬레이션할수 있는 방법론과 도구가 필요하다. 이런 목적 하에 프로세서 모델링과 시 뮬레이션을 통하여 성능 평가를 수행할수 있는 자동화 도구 SLEDS(System Level Event Driven Simulator)를 개발하였다. 본 도구의 궁극적 목표는 프로세서를 구성하는 모듈들의 지연을 조절하여 (delay balancing)전체적으로 프로세서가 고성능을 얻을수 있도록 최적화 조건을 구하는 것이다. 이와 더불어 정의된 행위를 실제로 수행함으로써 예상한 결과와 실제 결과를 비교하여 설계가 제대로 되었는지 상위 수준에서의 검증을 목표로 한다.

• 한국통신학회:학술대회논문집
• /
• 한국통신학회 1998년도 하계종합학술발표회 논문집(하)
• /
• pp.1152-1155
• /
• 1998

• 한국정보통신학회:학술대회논문집
• /
• 한국해양정보통신학회 2008년도 추계종합학술대회 B
• /
• pp.724-727
• /
• 2008

현재까지 이진 덧셈기에 대한 연구는 다양한 방법으로 연구되었다. 비동기식 덧셈기들의 최악 지연시간과 평균 지연시간에 대한 연구에 의하면, 하이브리드 구조의 캐리선택 덧셈기가 리플캐리 덧셈기에 비해 32비트 비동기 RISC 프로세서에서 17%, 64비트 마이크로프로세서에서 23%의 성능 향상을 보였다. RSA와 같이 복잡하고 고성능의 연산을 필요로 하는 프로세서 시스템에서는 가장 기본적인 연산을 수행하는 덧셈기에 대한 최적화가 필수적이다. 현재까지 다양한 구조와 여러 가지 방법으로 덧셈기에 대한 면적과 지연시간에 대한 연구는 덧셈 방식이나 덧셈기 구조에 대한 것이 대부분이었다. 본 논문에서는 자동 합성 측면에서 덧셈기의 성능을 분석하고 설계하였다. 덧셈기를 소그룹으로 나누어 각 소그룹에 대한 크기 차이와 합성 방법에 따라서 구현된 덧셈기들의 성능 및 소요 면적을 분석하여 복잡한 대단위 연산을 요하는 공개키 암호화 프로세서에 적합한 최적화된 덧셈기의 구조를 제안한다.

• 한국정보통신학회논문지
• /
• 제12권11호
• /
• pp.1976-1979
• /
• 2008

현재까지 이진 덧셈기에 대한 연구는 다양한 방법으로 연구되었다. 비동기식 덧셈기들의 최악 지연시간과 평균 지연시간에 대한 연구에 의하면, 하이브리드 구조의 캐리선택 덧셈기가 리플캐리 덧셈기에 비해 32비트 비동기 MSC 프로세서에서 17%, 64비트 마이크로프로세서에서 23%의 성능 향상을 보였다. RSA와 같이 복잡하고 고성능의 연산을 필요로 하는 프로세서 시스템에서 는 가장 기본적인 연산을 수행하는 덧셈기에 대한 최적화가 필수적이다. 현재까지 다양한 구조와 여러 가지 방법으로 덧셈기에 대한 면적과 지연시간에 대한 연구는 덧셈 방식이나 덧셈기 구조에 대한 것이 대부분이었다. 본 논문에서는 자동 합성 측면에서 덧셈기의 성능을 분석하고 설계하였다. 덧셈기를 소그룹으로 나누어 각 소그룹에 대한 크기 차이와 합성 방법에 따라서 구현된 덧셈기들의 성능 및 소요면적을 분석하여 복잡한 대단위 연산을 요하는 공개키 암호화프로세서에 적합한 최적화된 덧셈기의 구조를 제안한다.

• 한국지능시스템학회:학술대회논문집
• /
• 한국퍼지및지능시스템학회 2004년도 추계학술대회 학술발표 논문집 제14권 제2호
• /
• pp.447-452
• /
• 2004

동기전동기를 처음 기동시킬 때는 유도전동기와 같이 동작하게 된다. 회전자가 고정자 자계에 거의 도달하였을 때 M 전류를 투입하게 되면, 회전자의 여자코일에 동기화 토크가 발생하게 된다. 그러나 동기화 토크의 부족은 회전자의 첫 동요 시, 회전자 각의 불안정을 야기하게 된다. 동기화 토크는 신속 정확한 동작 제어에 의해 회복될 수 있다. 더욱이 역률 100%의 안정도로 동작하기에는 어려운 부분이 있다. 그러므로 본 논문에서는 이러한 문제를 해결하기 위해 퍼지 추론 기법을 이용한 여자 전류 제어 시스템을 제안하였다. 그 주된 원리는 다양한 부하 조건하에서 부하각과 역률 100%의 동작점을 추정하고, 퍼지 추론 기법에 의해 여자 전류를 제어하는 것이다. 제안된 퍼지 제어기는 각종 특수 동작 명령어로 사용되는 마이크로프로세서형 PLC(Programmable Logic Controller)를 사용하여 구현되었으며, 전기자 전류를 감지하는 제어전압 보상기, 비교기, 그리고 쵸퍼회로로 구성된 기존의 제어기에 비해 성능이 우수하다. 이는 일련의 실험을 통해 역률 100%에서의 개선된 안정적인 동작이 가능함을 보여주었다.

• 대한전자공학회논문지SD
• /
• 제47권1호
• /
• pp.28-37
• /
• 2010

본 논문에서는 FPGA와 VHDL을 이용하여 다채널 비동기 통신용 IC를 설계하였다. 기존에 상용되고 있는 대부분의 비동기 통신용 IC들은 최대 1~2채널(Channel)로 구성되어 있다. 따라서 2채널 이상의 통신 시스템을 구성할 때 원가가 높아지고 구현하기도 복잡해진다. 그리고 매우 적은 송수신 버퍼(Buffer)를 가지고 있으므로 고속으로 대용량의 데이터를 전송할 경우 마이크로프로세서에 걸리는 부하가 많아지게 된다. 이러한 문제를 해결하기 위해 본 논문에서는 비동기 통신 채널 8개를 단 한개의 IC로 설계하여 원가 절감 및 기능과 성능을 향상 시키도록 설계하였으며, 송수신 버퍼의 크기를 각각 256 바이트로 설계함으로써 고속의 통신을 가능하게 하였다. 또한 통신시 오동작을 방지하기 위해 디지털(Digital) 필터 및 첵섬(Check-sum) 로직을 설계하여 신뢰성을 향상시켰으며, 채널 먹스 로직을 설계하여 각 채널별 입/출력을 자유롭게 선택하도록 하여 통신 채널에 대한 입/출력 포트를 유연하게 사용할 수 있도록 설계하였다. 이와 같이 설계된 다채널 비동기 통신 IC를 ALTERA사의 Cyclone II Series EP2C35F672C8과 QuartusII V8.1을 이용하여 로직을 합성 및 시뮬레이션 하였다. QuartusII 시뮬레이션과 실험에서 성공적으로 수행되었으며, 설계된 IC의 우수성을 보이기 위해 비동기 통신 칩으로 많이 사용되고 있는 TI(Texas Instruments)사의 TL16C550A, ATMEL사의 ATmega128 범용 마이크로 콘트롤러와 수행시간 및 성능을 비교하여 본 논문에서 설계된 다채널 비동기 통신용 IC의 우수함을 확인하였다.

• 전자공학회논문지B
• /
• 제31B권11호
• /
• pp.45-52
• /
• 1994

최근 고성능 마이크로 프로세서들의 가격 경쟁력에 힘입어 공유 버스 방식의 다중 처리기 시스템이 많이 등장하고 있다. 이들 다중 처리기 시스템들은 주기억장치의 구조에 따라 성능이 크게 달라질 수 있다. 주기억장치의 중요성은 마이크로 프로세서들이 고속화 되어감에 따라 더욱 커지고 있다. 개개의 마이크로 프로세서들을 위한 캐시 메모리가 대부분의 시스템에서 채용되고 있으나 여전히 공유되는 주기억장치의 접근 특성은 다중 처리기 시스템의 성능과 확장성을 제약하는 요소가 된다. 본 논문에서는 파이프라인 방식의 시스템 버스의 효율성을 최대한 유지하면서 주기억장치 구현의 유연성을 제공하는 비동기적 주기억장치의 구조를 제안하며 그 효과를 시뮬레이션을 통하여 보이고 있다. 시스템 버스로는 고속 중형 컴퓨터를 위하여 설계된 HiPi+Bus를 모델로 하고 있으며 Verilog를 이용하여 시뮬레이션 하였다. 이 시뮬레이션을 통하여 제안된 비동기적 주기억장치 구조가 시스템 버스의 사용률을 낮추어 줌으로써 시스템의 성능과 확장성을 향상시킴을 알 수 있었다. 또한 제안된 구조를 구현하기 위한 구현 방법상의 변수들을 평가 하였으며 구현된 주기억장치를 시험 프로그램을 이용한 시험 환경에서 시험하여 그 동작과 유용성을 확인하였다.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 제38회 하계학술대회
• /
• pp.1224-1226
• /
• 2007

전압형 인버터에 의해 제어되며 인버터의 스위칭 게이트 신호 발생은 전압변조가 필요하다. 전압변조는 삼각파 비교 PWM, 공간전압벡터(Space voltage Vector) PWM기법 등으로 실현되고 있으나, SVPWM은 타 방식에 비해 고조파의 왜형률을 감소시키고, 디지털 구현이 용이하며 선형제어 영역을 증가시킬 수 있는 장점이 있다. 따라서 본 논문에서는 먼저 SVPWM의 스위칭 이론 및 각 섹터에 따른 방향에 대해 설명하였고, 태양광발전 시스템을 3상 PWM전압형 인버터로 구성하였고 안정된 변조를 위해서 동기신호와 제어신호를 위해 모토로라사의 56F8323 마이크로프로세서에 의해서 처리하였다. 또한 시스템의 출력전압과 전류의 파형은 전원전압과 출력전류가 위상이 일치되어 단위 역률로 안정된 전력을 공급할 수 있도록 제어하였다.

• 한국컴퓨터정보학회논문지
• /
• 제14권2호
• /
• pp.157-168
• /
• 2009

본 논문에서는 태양광 발전시스템을 이용한 승압 초퍼와 전압형 PWM(Pulse Width Modulation) 인버터인 전력변환기로 구성하였고, 안정된 변조를 위해서 동기신호와 제어신호를 원칩 마이크로프로세서에 의해서 처리하였다. 전력비교에 따라 시간 비율을 변화시키지만 태양전지는 전형적인 수하특성을 갖고 있어, 일사량과 온도변화에 관계없이 항상 최대 출력점을 추적하도록 승압초퍼를 제어하였다. 또한 PWM 전압형 인버터는 태양전지가 연속 발전할 수 없는 단점을 보완하기 위해 일반 상용전원과 연계함으로써 약 $10{\sim}20[%]$ 전력절감효과를 얻을 수 있는 에너지절약 전원 복합형 전력변환장치로 구성하였다. 그리고 태양광 발전의 효율을 높이기 위하여 센서와 마이크로프로세서를 이용한 태양광위치추적 장치를 설계하여 고정방식의 태양광 발전에 대하여 비교해 보았다. 그 결과, 태양광 위치추적장치는 고정방식의 태양광 발전에 비해 5% 정도 개선됨을 알 수 있었다. 또한, PWM 전압형 인버터와 위상동기를 위해서 계통전압을 검출하여 계통전압과 인버터 출력을 동상 운전하므로 잉여전력을 계통과 연계할 수 있게 하였다. 그리고 고역율과 저고조파 출력을 유지함으로서 부하와 계통에 전력이 안정하게 공급될 수 있도록 제어하였다.

• 조명전기설비학회논문지
• /
• 제16권3호
• /
• pp.110-115
• /
• 2002

포화, 릴레이, 히스테리시스, 불감대와 같은 비선형성이 존재하는 자동화 시스템의 정밀제어를 위하여 마이크로프로세서를 이용한 적응 퍼지제어 시스템을 제안한다. 제안된 시스템은 제어 영역을 과도상태 영역과 적응제어 영역으로 분리하였다. 먼저 기준 입력신호와 귀환신호의 주파수 타이에 비례하는 출력전압을 발생시켜서 시스템을 구동하는 주파수 동기 방식을 이용하여 신속한 과도응답을 수행하고, 오차가 설정된 범위 안에 들어오면 퍼지논리를 이용한 적웅 퍼지제어 방식에 의해 시스템을 제어하여 정밀제어를 수행한다. 이론과 실험적인 연구가 수행되었고, 그 결과는 서보 제어 시스템의 정밀제어 성능이 개선되었음을 입증한다.