• 정보처리학회논문지A
• /
• 제16A권3호
• /
• pp.159-168
• /
• 2009

본 논문에서는 데스크탑과 같이 OpenGL 기능이 전용 하드웨어로 제공되는 환경을 대상으로, OpenGL ES 1.1 표준을 효율적으로 구현하는 방법을 제시한다. OpenGL ES는 기존의 OpenGL 표준을 바탕으로 하였지만, 고정소수점 연산, 이를 수용하는 버퍼 기능, 완전히 새로운 텍스처 처리 등의 도입으로, 임베디드 시스템에 특화된 3차원 그래픽스 라이브러리로 새롭게 제정되어, 구글 안드로이드, 애플 아이폰, 플레이스테이션3 등에서 공식 3차원 그래픽스 API로 채택되었다. 본 논문에서는 OpenGL ES의 특징적 자료형인 고정소수점 표현에 대한 산술 연산들을 개선하였고, 특히 고정소수점 자료형들을 부동소수점 형태로 변환하여 하위의 OpenGL API로 넘기는 과정에서 표준을 준수하면서도 효율적인 처리가 가능하도록 하였다. 새로 도입된 고정소수점 자료형을 허용하는 버퍼 기능에 대해서는 변환된 자료들을 별도의 메모리 공간에서 관리하는 방식으로 속도 향상에 중점을 두었으며, 요구 사항이 완전히 달라진 텍스처 처리 부분은 전체 기능을 별도의 소프트웨어로 완전히 새롭게 구현하였다. 최종 구현 결과인 OpenGL ES 라이브러리는 OpenGL ES 1.1 표준에 규정된 총 200여 함수를 제공하며, 표준인증 테스트를 완전히 통과하여 1.1 표준을 완벽히 만족시켰음을 보였다. 수행 속도 면에서는 OpenGL ES에 특화된 응용 프로그램들에 대한 처리 속도 측정에서 기존의 구현 사례들에 비해 최대 33.147배의 속도 향상을 가져왔으며, 동일한 범주의 구현 사례들 중에서 가장 빠른 구현 결과이다.

• 대한임베디드공학회논문지
• /
• 제3권4호
• /
• pp.251-259
• /
• 2008

This paper presents the hardware design of a 32bit floating point based processor. The processor can perform nonlinear functions such as sinusoidal functions, exponential functions, and other mathematical functions. Using the Taylor series and Newton - Raphson method, nonlinear functions are approximated. The processor is actually embedded on an FPGA chip and tested. The numerical accuracy of the functions is compared with those computed by the MATLAB and confirmed the performance of the processor.

• 한국정보과학회:학술대회논문집
• /
• 한국정보과학회 2000년도 봄 학술발표논문집 Vol.27 No.1 (B)
• /
• pp.432-434
• /
• 2000

본 논문은 IJG(Independent JPEG Group) JPEG 부호기의 처리 과정중 color table 과 context 버퍼를 이용한 color conversion과 downsampling 방법에 대해 소개한다. IJG JPEG은 전처리 과정에서 context buffer 사용함으로써 각 컴포넌트(RGB)에 대한 color conversion과 downsampling을 효과적으로 수행한다. 또한 각 컴포넌트(RGB)에 대한 부동 소수점 연산의 처리 결과를 미리 계산하여 color table에 저장함으로써 color converter에서 이를 참조, 색차 변환 계산에 적용하도록 하여 처리 속도를 향상 시키고 있다. 이에 본 논문에서는 IJG JPEG의 부호화 과정에서 사용되는 context 버퍼의 구조와 필요성 그리고 color table의 구조와 효과에 대하여 소개한다.

• 대한전자공학회:학술대회논문집
• /
• 대한전자공학회 2006년도 하계종합학술대회
• /
• pp.987-988
• /
• 2006

This paper presents a design and MPW implementation of 3D Graphics Floating Point IPs. Designed IPs include adder, subtractor, multiplier, divider, and reciprocal unit. The IPs have pipelined structures. The IPs meet the accuracy required in OpenGL ES. The operation frequency of the IPs is 100MHz. The IPs can be efficiently used in 3D graphics accelerators.

• 대한전기학회:학술대회논문집
• /
• 대한전기학회 2007년도 심포지엄 논문집 정보 및 제어부문
• /
• pp.74-76
• /
• 2007

This paper presents the hardware design of a 32bit floating point based processor. The processor can perform nonlinear functions such as sinusoidal functions, exponential functions, and other nonlinear functions. Using the Taylor series and the Newton - Raphson method, nonlinear functions are approximated. The processor is actually embedded on an FPGA chip and tested. The numerical accuracy of the functions is compared with those computed by the MATLAB.

• 방송공학회논문지
• /
• 제13권3호
• /
• pp.415-418
• /
• 2008

소형의 휴대용 단말기는 회로복잡도나 소비전력 등의 문제로 부동소수점 연산 프로세서를 탑재하지 않는 경우가 있는데, 이로 인해 오디오 데이터의 디코딩 시간이 길어져, 끊김이나 잡음이 발생한다. 본 논문에서는 이를 해결하기 위해서 MPEG-4 오디오 디코딩 시 수행되는 실수형 연산과정을 정수형 연산과정으로의 변환을 통하여 디코딩 속도를 향상 시킬 수 있는 알고리즘을 제안하고 실험결과를 통해서 효율성을 보인다.

• 한국정보통신학회논문지
• /
• 제10권5호
• /
• pp.857-864
• /
• 2006

본 논문은 휴대형 3D그래픽 가속기를 위한 벡터 처리기, 누승기, 제산기 및 제곱근기 회로 설계에 관하여 기술한다. 설계된 연산기는 부동소수점 대신 OpenGL/ES에서 권장하는 16.16 고정 소수점 방식을 사용하여 모바일 환경에서 저전력/저면적으로 동작하도록 하였다. 벡터 처리기는 RB 수체계 기반으로 설계되었으며 일반적인 4개의 승산기와 3개의 가산기로 구현한 방식에 비해 30%의 동작성능이 향상됐고, 10%의 면적 감소를 이루었다. 누승기, 제산기 및 제곱근기는 로그 수체계 기반으로 설계되었으며 이진수-로그 변환 시 룩업 테이블을 사용하지 않고 6-영역의 근사화 방법을 이용한 조합회로로 구현하였다. 누승기, 제산기 및 제곱근기는 일반적인 룩업 테이블로 구현한 방식과 비교하여 면적이 대폭 감소되었다.

• 전기학회논문지
• /
• 제56권2호
• /
• pp.428-431
• /
• 2007

A floating-point number system is used to represent a wide range of real numbers using finite number of bits. The standard the IEEE adopted in 1987 divides the range of real numbers into intervals of [$2^E,2^{E+1}$), where E is an Integer represented with finite bits, and defines equally spaced equal counts of discrete numbers in each interval. Since the numbers are defined discretely, not only the number representation itself includes errors but in floating-point arithmetic some strange behaviors are observed which cannot be agreed with the real world arithmetic. In this paper errors with floating-point number representation, those with arithmetic operations, and those due to order of arithmetic operations are analyzed theoretically with help of and verification with the results of some MATLAB program executions.

• 한국정보통신학회:학술대회논문집
• /
• 한국정보통신학회 2014년도 추계학술대회
• /
• pp.953-955
• /
• 2014

최근 차량 충돌 방지를 위한 다양한 기술이 상용화되고 있다. FMCW 기반의 레이더 시스템은 구현의 용이성으로 많은 상용차에서 전면 충돌 방지 시스템에 적용되고 있다. 측면 충돌 방지를 위한 BSD(Blind Spot Detection)와 차선변경 보조 시스템(LCA, Lane Change Assistant system)에서는 전방 레이더보다 인식거리가 줄어들고 갱신율이 낮아지므로 고속 FFT 등을 수행하는 신호처리부를 저가격으로 설계가 가능할 것이다. 본 연구에서는 TI사의 MCU인 F28335를 사용하여 근거리를 인식하는 신호처리부를 설계하였다. 이 MCU는 16채널 12bit ADC와 68KB RAM 및 512KB 플래시 메모리를 내장하고, 150MHz 부동소수점 연산을 지원하여 단일 칩으로 신호처리부의 구현이 가능하다. 구현된 시스템은 20m내외의 거리에 있는 장애물에 대하여 10Hz로 갱신이 가능하여 BSD를 위한 기본 기능이 확인되었다. 이러한 구현은 이전의 고가의 DSP나 FPGA를 사용하지 않고 15$이내의 단일 MCU와 간단한 아날로그 회로로 설계되어 저가격의 시스템으로 상용화가 가능할 것이다.

• 한국정보과학회논문지:시스템및이론
• /
• 제31권1_2호
• /
• pp.135-143
• /
• 2004

3차원 그래픽 가속기는 지오메트리 처리(geometry processing)와 레스터라이져(rasterizer)로 구성된다. 본 논문에서는 지오메트리 처리를 고속으로 수행할 수 있는 벡터 형태의 처리 구조(VGE)를 제안하였다. 특히 기존의 부동소수점을 계산할 수 있는 구조에 4개의 FADD, FMUL, 128개의 벡터 레지스터를 추가하여 지오메트리 연산을 가속했으며 VGE와 비슷한 H/W 비용을 갖는 Hitachi의 SH4와 비교했을 때 평균 4.7배의 성능향상을 보였다. 또한 성능 평가를 위해 범용프로세서 시뮬레이터인 Simplescalar 를 수정하여 시뮬레이터를 제작했으며 Viewperf Benchmark를 입력으로 사용하였다.