• 제목/요약/키워드: 복호기

검색결과 749건 처리시간 0.035초

효율적인 H.264/AVC 엔트로피 복호기 설계 (An Efficient H.264/AVC Entropy Decoder Design)

  • 문전학;이성수
    • 대한전자공학회논문지SD
    • /
    • 제44권12호
    • /
    • pp.102-107
    • /
    • 2007
  • 본 논문에서는 메모리 공정이 필요 없고 내장 프로세서를 사용하지 않는 H.264/AVC 엔트로피 복호기를 제안한다. 기존에 발표된 H.264/AVC 엔트로피 복호기의 경우 상당수의 연구가 내부의 ROM 또는 RAM이 필요하기 때문에 일반적인 디지털 로직 공정에서 구현이 어렵다. 또한 상당수의 연구가 비트열 처리를 위하여 내장 프로세서를 사용하기 때문에 면적이 크고 전력소모가 많은 단점을 가지고 있다. 본 논문에서는 내장 프로세서를 사용하지 않는 H.264/AVC Hardwired 엔트로피 복호기를 제안함으로써 데이터 처리 속도를 증가시키고 전력 소모를 줄인다. 또한 CAVLC 복호기에서 복호 시에 이용되는 룩업 테이블 및 저장 공간을 최적화하고 내장 메모리를 사용하지 않는 구조를 제안함으로써, 기존 연구에 비해 하드웨어 크기를 줄이고 ROM 또는 RAM이 지원되지 않는 디지털 로직 제조 공정에서도 쉽게 구현이 가능하다. 설계된 엔트로피 복호기는 H.264/AVC 비디오 복호기의 일부로 내장되어 전체 시스템에서 동작하는 것을 검증하였다. TSMC 90nm 공정으로 합성한 결과 최대동작주파수는 125MHz이며, QCIF, CIF, QVGA 영상을 지원할 뿐만 아니라 nC 레지스터 등 약간의 수정을 통해서 VGA 영상도 지원이 가능하다.

적응적 파이프라인을 적용한 저전력 H.264 복호기 설계 (Design of Low Power H.264 Decoder Using Adaptive Pipeline)

  • 이찬호
    • 대한전자공학회논문지SD
    • /
    • 제47권9호
    • /
    • pp.1-6
    • /
    • 2010
  • H.264 영상 압축 표준은 높은 압축률과 화질로 널리 이용되고 있다. H.264 복호기는 일반적으로 마크로블록 또는 $4{\times}4$ 하위 블록 단위로 파이프라인을 적용하여 동작한다. 이러한 파이프라인 한 단의 주기는 보통 최악의 상황에서도 동작을 보장하도록 결정되어 높은 전송 대역폭과 고성능 연산기를 요구하고 연산기가 일을 하지 않고 쉬는 사이클이 많아지는 결과를 초래한다. 본 논문에서는 이러한 연산기의 쉬는 사이클을 줄이고 데이터 전송 대역폭과 연산기 성능 요구 조건을 완화시킬 수 있는 적응적 파이프라인 구조를 채택한 효율적인 영상 복호기 구조를 제안한다. 제안한 구조에서는 파라미터와 계수는 핸드셰이킹 방식으로 전용 신호선을 통해 전달되고 복호된 영상 데이터는 AMBA AHB 네트워크를 통해 메모리에 저장하거나 읽어 온다. 각 블록의 복호 처리 시간은 영상의 특성에 따라 가변적으로 변하고 각 연산기는 데이터가 준비되면 언제든지 동작을 할 수 있다. 제안한 구조에 따라 H.264 복호기를 설계하였고 FPGA를 이용하여 동작을 검증하였다.

터보 TCM을 위한 지연 감소된 효율적인 반복 복호 제어 기법 (Effetive delay reduced control method of iterative decoding for Turbo TCM)

  • 김남경;김정수;김순영;이문호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2001년도 제14회 신호처리 합동 학술대회 논문집
    • /
    • pp.765-768
    • /
    • 2001
  • 본 논문에서는 터보 TCM(Turbo Trellis Coded Modulation)에서 복호기 입력 전에 수신데이터를 이용하여 SNR을 추정하고, SNR에 따라 요구하는 성능을 만족하는 반복 복호수를 적응적으로 복호기 앞단에서 미리 설정하는 반복복호 제어기법을 제안한다. 성능분석결과 최대 반복 복호를 수행했을 때와 비교하여 성능 감소 없이 평균 반복 복호수를 줄일 수 있었다. 따라서 제안구조는 터보 TCM의 복호화 과정에서 문제점 중 하나인 복호 계산량과 지연을 성능 저하 없이 효율적으로 감소시킬 수 있다.

  • PDF

모바일 환경에서의 이진 부호화된 XML 문서를 위한 복호기 설계 및 구현 (Design and Implementation of Decoder for Binary Encoded XML Document on Mobile Environment)

  • 유정수;낭종호
    • 한국정보과학회:학술대회논문집
    • /
    • 한국정보과학회 2008년도 한국컴퓨터종합학술대회논문집 Vol.35 No.1 (B)
    • /
    • pp.411-415
    • /
    • 2008
  • 최근 멀티미디어 응용에서 XML은 메타데이터를 표현하기 위하여 그 사용량이 증가하고 있는 추세이며, 그 예로는 MPEG-7 MDS, MPEG-21등이 있다. 이러한 XML형식의 메타데이터의 크기를 줄이기 위하여 MPEG-7에서 정의한 포맷이 Binary Format for Metadata(BiM)이다. BiM은 스트리밍을 고려하여 단편화를 통한 점진적인 전송이 가능하며, 압축률이 높고 복호화에 따르는 오버헤드가 작다는 장점을 제공한다. 본 논문에서는 BiM에 대한 간단한 소개와 모바일 환경에 적합하도록 구현한 BiM 복호기의 설계 및 구현에 대하여 소개한다.구현한 복호기는 모바일 환경의 다양한 플랫폼에서의XML 파싱 모듈과 DOM 트리모듈에 대한 종속성을 제거하기 위하여, 스키마 파일의 파싱을 데스크탑에서 수행하고 이에 대한 파싱 결과를 자체 정의한 Syntax File 형식으로 복호기에 전송할 수 있도록 하였다. 또, BiM형태로 전송되는 ESG 메타데이터와 MPEG-4 LASeR 스트림에 대하여 Windows, Windows CE, embeded Linux 환경에서 정상적으로 복호화 하는 것을 확인하였다.

  • PDF

5중 오류정정 (255, 215) BCH 부호의 효율적인 복호 알고리즘과 이의 VHDL 시뮬레이션 (Efficient Decoding Algorithm of 5-error-correcting (255, 215) BCH Code And Its Simulation with VHDL)

  • 강경식
    • 정보보호학회논문지
    • /
    • 제7권1호
    • /
    • pp.45-56
    • /
    • 1997
  • 본 논문에서는, 무선 통신시스템에 적용 가능한 (255,215) BCH부호의 효율적인 복호 알고리즘을 제안하고, 이를 이용하여 5중 에러 정정 부호기 및 복호기를 설계하였다. peterson의 복호기보다 곱셈기, X-or 게이트의 수가 현저히 줄어들었을 뿐만 아니라 역원계산기가 필요 없음이 입증되었고, VHDL을 사용한 컴퓨터 시뮬레이션을 통해서 그 타당성을 검증하였다.

감소된 복호 지연을 갖는 SOVA 기반 터보 부호에 관한 연구 (A Study on SOVA-Based Turbo Code with Reduced Decoding Delay)

  • 강경우;박노진;강철호
    • 한국통신학회논문지
    • /
    • 제25권11B호
    • /
    • pp.1872-1878
    • /
    • 2000
  • Turbo Code는 반복 부호 알고리듬을 사용함으로써 백색 가우시안 잡음(AWGN)채널 환경하에서 Shannon의 한계에 가까운 성능을 보이는 오류정정 방식으로 제안되었다. 그러나 Turbo code는 반복복호로 인해 매 복호시마다 큰 인터리버와 복호기를 거쳐야 하기 때문에 수신과정에서 커다란 지연을 요구하게 된다. 따라서 차세대 무선 멀티미디어 통신에서 실시간 음성서비스나 화상서비스를 제공하는데 어려움이 많다. 본 논문에서는 기존의 터보 복호기를 변형하여 매 복호시 각각의 복호기에서 LLR 출력시퀀스를 발생시킴으로써 반복 복호 횟수를 줄이는 방법을 제안하였다. 이렇게함으로서 기존의 Toubo code가 갖는 성능은 크게 변화시키지 않으면서 각각의 정보프레임을 가변적으로 복호함으로서 반복 복호로 인한 시간 지연을 줄였다.

  • PDF

감소된 복호 지연을 갖는 SOVA기반 터보 부호에 관한 연구 (A Study on SOVA-Based Turbo Code with Reduced Decoding Delay)

  • 강경우;박노진;강철호
    • 대한전자공학회:학술대회논문집
    • /
    • 대한전자공학회 2000년도 제13회 신호처리 합동 학술대회 논문집
    • /
    • pp.597-600
    • /
    • 2000
  • Turbo Code는 반복 복호알고리듬을 사용함으로써 백색 가우시안 잡음(AWGN)채널 환경에서 Shannon의 한계에 가까운 성능을 보이는 오류정정 방식으로 제안되었다. 그러나 Turbo code는 반복복호로 인해 매복호시마다 큰 인터리버와 복호기를 거쳐야 하기 때문에 수신과정에서 커다란 지연을 요구하게 된다. 따라서 차세대 무선 멀티미디어 통신에서 실시간으로 음성서비스나 화상서비스를 제공하는데 어려움이 많다. 본 논문에서는 기존의 터보 복호기를 변형하여 매 복호시 각각의 복호기에서 출력시퀀스를 발생시킴으로서 반복 복호 횟수를 줄이는 방법을 제안하였다. 이렇게 함으로서 기존의 Turbo code가 갖는 성능은 크게 변화시키지 않으면서 각각의 정보프레임을 가변적으로 복호함으로서 반복복호로 인한 시간 지연을 줄일수 있었다.

  • PDF

이중 버퍼 제어기 구조의 터보 복호기를 사용한 전송률 가변 비대칭 TDD 시스템 설계 (Design of Variable Data Transfer Rate Asymmetric TDD System Using Turbo Decoder with Double Buffer Controller)

  • 박병관;김미래;김효종
    • 한국항공우주학회지
    • /
    • 제47권2호
    • /
    • pp.161-168
    • /
    • 2019
  • 본 논문에서는 소형 무인기 데이터 링크 시스템에 적용이 가능한 전송률 가변 비대칭 TDD(Time Division Duplex) 방식에 대해 다루었다. 긴 복호 시간이 필요한 터보 복호기를 비대칭 TDD 방식에 적용하기 위하여 이중 버퍼 제어기 구조의 터보 복호기를 제안하였다. 제안 방법은 전송률 가변과 동일 송수신 시간에 최대의 데이터 전송이 가능하다. 제안 방식을 적용한 데이터 링크 시스템을 제작하여 성능을 확인하였다. 측정 결과, 대칭 TDD 방식에 비해 전송률은 최대 약 1.8배 증가하였다. PER(Packet Error Rate) 성능은 동일하며, 전송률 가변이 가능함을 확인하였다.

연집 오류 채널에 효율적인 CPM 적응복호 방식 (An Efficient CPM Adaptive Decoding Technique over the Burst Error Channel)

  • 정종문;김대중;정호영;강창언
    • 한국통신학회논문지
    • /
    • 제19권8호
    • /
    • pp.1548-1557
    • /
    • 1994
  • 본 논문에서는 CPM(continuous phase modulation) 변조방식에 연집 에러 검출및 최대 확률론적 복호방식으로 구성된 연집에러 정정을 위한 이중모드 적응 복호 알고리듬을 제시한다. 이중모드(dual mode) 적응 복호기는 비터비 복호기로 동작하다가, 비터비 복호기에 의해 정정될 수 없는 에러가 검출될 경우 연집 에러 정정모드로 전환되어 복호가 수행된다. 페이딩 채널에서 이중모드 적응 복호 알고리듬과 인터리빙 방식이 같은 메모리의 양을 사용했을 때에, 이중모드 적응 복호기의 성능이 인터리빙을 사용했을 때의 성능 보다 우수함을 알 수 있다. 본 논문의 실험 결과에서 얻어진 성능 향상의 이점 이외에도 이중모드 적응복호 알고리듬을 사용하면 인터리빙 방법을 사용할 때에 발생되는 긴 시간지연의 문제점도 극복할 수 있다.

  • PDF

MLC 낸드 플래시 메모리 오류정정을 위한 고속 병렬 BCH 복호기 설계 (Design of High-performance Parallel BCH Decoder for Error Collection in MLC Flash Memory)

  • 최원정;이제훈;성원기
    • 한국콘텐츠학회논문지
    • /
    • 제16권3호
    • /
    • pp.91-101
    • /
    • 2016
  • 본 논문은 MLC 타입 낸드 플래시 메모리의 오류 정정을 위한 병렬 BCH 복호기 설계를 제안한다. 제안된 BCH 복호기는 다중 바이트 병렬 연산을 지원한다. 병렬 계수 증가에 따른 회로 크기 증가폭을 줄이기 위해, LFSR 기반 병렬 신드롬 생성기 구조를 적용하였다. 제안된 BCH 복호기는 VHDL을 이용하여 합성되었고, Xilinx FPGA를 이용하여 동작을 검증하였다. 검증 결과 제안된 신드롬 생성기는 기존 바이트-단위의 병렬 신드롬 생성기에 비해 성능을 2.4배 증가시켰다. GFM 방식의 병렬 신드롬 생성기와 비교하여, 동작 완료에 따른 사이클 수는 동일하나, 회로 크기는 1/3 이하로 감소됨을 확인하였다.