• Title/Summary/Keyword: 복호기

Search Result 749, Processing Time 0.038 seconds

VLSI implementation of a SOVA decoder for 3GPP complied turbo code using FPGA (3GPP 규격의 터보코드 복호를 위한 SOVA 복호기의 하드웨어 구현)

  • 김주민;고태환;정덕진
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.26 no.8A
    • /
    • pp.1441-1449
    • /
    • 2001
  • 차세대 멀티미디어 이동통신인 IMT-2000의 규격에서는 3GPP와 3GPP2에서 모두 터보 코드를 채널 코덱으로 채택하고 있다. 그 중 3GPP 에서는 용도에 따라 길쌈부호와, 제한길이 4인 1/3 터보코드를 선택적으로 사용하도록 정의되어 있다. 터보코드는 복호기의 출력으로 경판정 복호 비트에 대한 신뢰도 값을 동시에 생성하여, 이를 이용한 반복복호로 우수한 BER 특성을 얻을 수 있어야 한다. 본 논문에서는 먼저 3GPP 규격의 터보 복호기에 적용할 수 있는 내부 복호기로서 SOVA 복호기를 설계하였다. 또한 터보 복호기에서의 연판정 출력값의 중요성을 감안하여, 누적메트릭 정규화에 있어서 신뢰도 값에 영향을 주지않는 구조를 제안하여 적용하였다. 본 연구에서는 효율적인 구조의 3GPP SOVA 복호기를 설계하기 위하여 C++를 이용하여 알고리즘에 대한 성능을 검증하였으며, 이를 기반으로 VHDL을 이용하여 복호기를 설계하였다. 마지막으로 Altera사의 EPF10K100GC503 FPGA를 이용하여 복호기를 하드웨어로 구현하였다.

  • PDF

List Sphere Decoding using error location information of RS code (RS Code의 오류 위치 정보를 이용하는 리스트 구 복호기)

  • Park, Sun-Ho;Lee, Hyuk;Shim, Byong-Hyo
    • Proceedings of the Korean Society of Broadcast Engineers Conference
    • /
    • 2010.07a
    • /
    • pp.53-56
    • /
    • 2010
  • 본 논문은 Shannon의 정리에 따른 채널 용량에 근접한 성능을 보이는 것으로 알려진 터보 복호기 기반의 반복적인 검출과 복호화(Iterative Detection and Decoding) 기법에서 반복적인 복호화를 수행할 시에 제외되었던 리스트 구 복호기(List Sphere Decoder)에서 사전 정보(prior information)을 이용할 수 있도록 하여 수정된 IDD 기법을 제안하였다. 기존의 기법에서는 사후확률(A posteriori probability)을 계산하기 위하여 리스트 구 복호기를 사용하였으나 반복적인 복호화 수행 시에는 사전 정보를 이용하지 않는 특성으로 인하여 제외된다. 만약 잡음(noise) 등의 이유로 검출된 심볼 벡터 목록이 원래의 것과 매우 다른 경우라도 재 검출을 하지 않기 때문에 반복적인 복호화를 수행하더라도 원래의 정보에 근접하기 어렵게 된다. 본 논문에서는 이러한 기존의 기법에서 리스트 구 복호기를 터보 복호기의 Log Likelihood Ratio (LLR) 값을 사전 정보로 이용할 수 있도록 수정된 리스트 구 복호기를 제안하였다. 수정된 리스트 복호기는 반복적인 복호화를 수행 시 이전의 복호화에서 얻은 정보를 이용하여 새로이 검출된 심볼 벡터 목록을 제공하게 된다. 실제의 통신환경과 유사한 모델의 실험을 통해 수정된 IDD 기법이 기존의 IDD로 구성되는 내부 피드백에 RS 복호기 기반의 외부 피드백으로 구성된 형태로 피드백 회수가 증가할수록 기존의 IDD에 비해 성능이 개선됨을 확인하였다.

  • PDF

Automated design of optimal viterbi decoders using exploration of design space (설계 영역 탐색을 이용한 최적의 비터비 복호기 자동 생성기)

  • Kim, Jong Tae
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.4
    • /
    • pp.35-35
    • /
    • 2001
  • 디지털 통신시스템의 오류정정을 위한 길쌈부호의 대표적인 복호방식인 비터비 복호기는 사용되는 시스템의 사양에 따라서 그리고 복호기의 복호 아키텍처에 따라서 다양한 방식으로 설계할 수 있다. 본 논문에서는 이러한 다양한 설계방법들 중에서 가장 효율적인 복호기의 설계구조를 결정해서 자동으로 원하는 사양에 맞는 비터비 복호기의 VHDL 모델을 생성해내는 자동생성기를 제시한다. 자동생성된 VHDL 모델을 이용하면 설계 초기단계에서 필요한 시간을 단축시킬 수 있다. 자동생성기는 설계영역 내에서 복호기의 설계크기와 복호속도를 비교해서 여러 가지 설계 아키텍처들 중에서 가장 최적인 것으로 판단되는 설계사양을 결정할 수 있다.

Design of (47, 41) Reed-Solomon Decoder ((47, 41) Reed-Solomon 복호기 설계)

  • 조용석;박상규
    • Proceedings of the IEEK Conference
    • /
    • 1998.06a
    • /
    • pp.15-18
    • /
    • 1998
  • 본 논문에서는 광대역 CDMA용으로 제안되고 있는 유한체 GF(28) 상의 3중 오류정정 (47, 41) Reed-Solomon 복호기를 설계하였다. 복호법으로는 오류정정 능력이 비교적 작은 경우 매우 효율적인 직접복호법을 이용하였다. 설계된 복호기는 복호지연이 매우 짧으며 기존의 복호기보다 훨씬 간단한 하드웨어로 구현할 수 있는 장점을 가지고 있다.

  • PDF

Structure of TCM Decoder for Adaptive MODEM (적응형 모뎀에 적합한 TCM 복호기 구조)

  • Chang, Dae-Ig;Kim, Nae-Soo;Oh, Deock-Gil
    • Proceedings of the Korea Information Processing Society Conference
    • /
    • 2000.10b
    • /
    • pp.1195-1198
    • /
    • 2000
  • 본 논문에서는 초고속 위성통신에 적용하기 위한 적응형 모뎀을 구현함에 있어서 TCM 복호기의 구조를 간단히 하기 위한 방안으로, BPSK 또는 QPSK 변복조에서 사용하는 비터비 복호기를 8PSK의 TCM 복호기에서도 사용할 수 있는 Pragmatic TCM 복호방식이 효율적임을 알 수 있었고, 22.5도에서부터 8-PSK 성상도를 매핑시키는 방법이 복호기 구조를 간단히 할 수 있음을 알 수 있었다.

  • PDF

Performance Analysis of the Reed-Soomon Codes (Reed-Solomon 부호의 성능분석)

  • 정제홍;박진수
    • The Journal of the Acoustical Society of Korea
    • /
    • v.12 no.1
    • /
    • pp.20-26
    • /
    • 1993
  • 본 논문은 Reed-Solomon부호의 복호가능어 가중치 분포에 대한 명시적 식과 근사식을 구하여 이를 복호기 오류확률 PE(u)에 적용하고, 복호기 오류확률의 상한식을 구하고 분석하였다. t+1개 이상의 오류가 발생했을 때 복호기 오류확률의 추정치 Q와 Q'를 개선하여 식 Q를 제안하고, 컴퓨터 시뮬레이션을 수행한 결과 가중치 u가 커질 때 복호기 오류확률은 추정치 Q와 Q'에는 접근하였으나, 본 논문에서 제안한 Q와는 일치됨을 확인하였다. 그리고, 가중치 u가 부호의 길이 n에 접근할 때, 복호가능어의 명시적 식 Du와 근사식 Du'가 서로 일치하고, 복호기 오류확률 Pe(u)와 근사오류확률 Pe(u')가 일치함을 보였다. 또하 t+1개 이상의 오류가 발생했을 때 복호기 오류확률은 1/t!보다 작으며, 가중치분포 Au에 Vn(t)를 곱한 결과는 근사복호가능어 Du'와 일치함도 확인하였다.

  • PDF

Automated Design of Viterbi Decoder using Specification Parameters (사양변수를 이용한 비터비 복호기의 자동설계)

  • Kong, Myoung-Seok;Bae, Sung-Il;Kim, Jae-Seok
    • Journal of the Korean Institute of Telematics and Electronics C
    • /
    • v.36C no.1
    • /
    • pp.1-11
    • /
    • 1999
  • In this paper, we proposed a design method of parameterized viterbi decoder, which automatically synthsizes the diverse viterbi deciders used in the digital mobile communication systems. It is designed to synthesize a viterbi decoder specified by user-provided parameters. Those parameters are constraint length, code rate generator polynomials of teh convolutional encoder, data rate and bits/frame of the data transmission, and soft decision bits of viterbi decoder. For the design of the parameterized viterbi decoder, we designed a user interface module C-language, and a viterbi decoder module in a hierarchical atructure using VHDL language and its generic statement. For the verification of the parameterized viterbi decoder, we compared our synthesized viterbi decoder with the conventional viterbi decoder which is designed for the IS-95 CDMA system. The proposed design method of the viterbi decoder will be a new method to obtain a required viterbi decoder in a very short time only by supplying the design parameters.

  • PDF

Automated Design of Optimal Viterbi Decoders Using Exploration of Design Space (설계영역 탐색을 이용한 최적의 비터비 복호기 자동생성기)

  • Kim, Gi-Bo;Kim, Jong-Tae
    • Journal of the Institute of Electronics Engineers of Korea SD
    • /
    • v.38 no.4
    • /
    • pp.277-284
    • /
    • 2001
  • Viterbi algorithm is widely used in digital communication system for FEC(forward error correction). Each communication systems based on the Viterbi algorithm use specific Viterbi decoder which has different code parameter values. Even if Viterbi decoder has the same code parameters, it can be varied by the design architecture adopted. We propose the parameterized VHDL model generator for the efficiency of the design. It makes it possible to achieve shorter design time and lower design cost. The model generator searches the design space available and finds out the optimal design point to generate a decoder model.

  • PDF

The overall structure and operation of MPEG-2 TM 5 decoder (MPEG-2 TM 5 복호기의 구조와 작동)

  • 김준기;이호석
    • Proceedings of the Korean Information Science Society Conference
    • /
    • 1999.10b
    • /
    • pp.310-312
    • /
    • 1999
  • 본 논문은 MPEG-2 TM 5 비디오 복호기의 전체 구조와 처리과정을 기술한다. 주요한 MPEG-2 복호화 과정으로 비디오 syntax 분석, bitstream 복호 처리과정, quantization, DCT, scanning(zigzag 혹은 alternate scanning), 움직임 보상, frame 재구성, 화면 출력을 위한 dithering 과정이 있다. 본 논문에서는 MPEG-2 복호기의 핵심을 복호기 전체 구조, MPEG-2 bitstream syntax, MPEG-2 복호과정, 움직임 보상과 frame 재구성 그리고 화면 출력을 위한 dithering으로 구분하여 소개한다.

  • PDF

Design of an Area-Efficient Survivor Path Unit for Viterbi Decoder Supporting Punctured Codes (천공 부호를 지원하는 Viterbi 복호기의 면적 효율적인 생존자 경로 계산기 설계)

  • Kim, Sik;Hwang, Sun-Young
    • The Journal of Korean Institute of Communications and Information Sciences
    • /
    • v.29 no.3A
    • /
    • pp.337-346
    • /
    • 2004
  • Punctured convolutional codes increase transmission efficiency without increasing hardware complexity. However, Viterbi decoder supporting punctured codes requires long decoding length and large survivor memory to achieve sifficiently low bit error rate (BER), when compared to the Viterbi decoder for a rate 1/2 convolutional code. This Paper presents novel architecture adopting a pipelined trace-forward unit reducing survivor memory requirements in the Viterbi decoder. The proposed survivor path architecture reduces the memory requirements by removing the initial decoding delay needed to perform trace-back operation and by accelerating the trace-forward process to identify the survivor path in the Viterbi decoder. Experimental results show that the area of survivor path unit has been reduced by 16% compared to that of conventional hybrid survivor path unit.