Journal of the Institute of Electronics Engineers of Korea SD (대한전자공학회논문지SD)

The Institute of Electronics and Information Engineers (대한전자공학회)
권호 표지

Automated Design of Optimal Viterbi Decoders Using Exploration of Design Space

설계영역 탐색을 이용한 최적의 비터비 복호기 자동생성기

  • Kim, Gi-Bo (Samsung Electronics Corporation) ;
  • Kim, Jong-Tae (Dept.of Electric Electronics Computer Engineering, Sungkyunkwan University)
  • 김기보 (삼성전자) ;
  • 김종태 (성균관대학교 전기전자 및 컴퓨터공학부)
  • Published : 2001.04.01
Download PDF
⟨ Previous Next ⟩

Abstract

Viterbi algorithm is widely used in digital communication system for FEC(forward error correction). Each communication systems based on the Viterbi algorithm use specific Viterbi decoder which has different code parameter values. Even if Viterbi decoder has the same code parameters, it can be varied by the design architecture adopted. We propose the parameterized VHDL model generator for the efficiency of the design. It makes it possible to achieve shorter design time and lower design cost. The model generator searches the design space available and finds out the optimal design point to generate a decoder model.

디지털 통신시스템의 오류정정을 위한 길쌈부호의 대표적인 복호방식인 비터비 복호기는 사용되는 시스템의 사양에 따라서 그리고 복호기의 복호 아키텍처에 따라서 다양한 방식으로 설계할 수 있다. 본 논문에서는 이러한 다양한 설계방법들 중에서 가장 효율적인 복호기의 설계구조를 결정해서 자동으로 원하는 사양에 맞는 비터비 복호기의 VHDL 모델을 생성해내는 자동생성기를 제시한다. 자동생성된 VHDL 모델을 이용하면 설계 초기단계에서 필요한 시간을 단축시킬 수 있다. 자동생성기는 설계영역 내에서 복호기의 설계크기와 복호속도를 비교해서 여러 가지 설계 아키텍처들 중에서 가장 최적인 것으로 판단되는 설계사양을 결정할 수 있다.

Keywords

References

  1. G. D. Forney, 'The Viterbi Algorithm', Proc. of the IEEE, Vol. 61, no.3, pp. 268-278, March 1973
  2. 공명석, 배성일, 김재석 '사양변수를 이용한 비터비 복호기의 자동설계', 전자공학회논문집 제36권 6편제1호, pp. 1-10, 1999년 1월호
  3. R. Burger, G. Cesana, M. Paolini, M. Turolla, S. Vercelli, 'A Fully Synthesizable Parameteri-zed Viterbi Decoder', in IEEE Custom Integrated Circuit Conference, pp. 27-30, 1999 https://doi.org/10.1109/CICC.1999.777237
  4. I. Kang and A. N. Willson, Jr., 'Low-Power Viterbi Decoder for CDMA Mobil Terminals', IEEE Journal of Solid-State Circuits, Vol. 33, No. 3, pp. 473-482 March 1998 https://doi.org/10.1109/4.661213
  5. I. M. Onyszchuk, K. M. Cheung, O. Collins, 'Quantization Loss in Convolutional Decoding', in IEEE. Trans. on COMM. Vol. 41, No. 2, pp. 261-265, Feb. 1993 https://doi.org/10.1109/26.216495
  6. A. P. Hekstra, 'An Alternative to Metric Rescaling in Viterbi Decoders', IEEE Trans. On Comm, Vol. 37, No. 11, November. 1989 https://doi.org/10.1109/26.46516
  7. T.K. Truong, M.T. Shih, I.S. Reed, E.H. Satorius, 'A VLSI Design for a Trace-Back Viterbi Decoder', IEEE Trans. Comm., vol. 40, No. 3, pp. 616-624, March 1992 https://doi.org/10.1109/26.135732
  8. Gennady Feygin, P. G. Gulak 'Architectural Tradeoffs for Survivor Sequence Memory Management in Viterbi Decoders', in IEEE Trans. Comm., Vol. 41, No. 3, pp. 425-429, March, 1993 https://doi.org/10.1109/26.221067
  9. F. Hemmati and D. Costello, 'Truncation Error Probability in Viterbi Decoding', IEEE Trans. on Comm., pp. 530-532, May 1977